Intel今天宣布推出全球容量最大的FPGA Stratix 10 GX 10M，在70×74毫米的封裝面積內(nèi)擁有多達(dá)1020萬個邏輯單元，是此前最大Stratix 10 GX 1SG280的大約3.7倍，但是功耗降低了40％。

它采用14nm工藝制造，集成了443億個晶體管，核心面積約1400平方毫米，也就是每平方毫米3100萬個晶體管，同時順利超越賽靈思8月底發(fā)布的Virtex UltraScale+ VU19P FPGA，后者是350億個晶體管。

Intel如今已經(jīng)不再公布酷睿、至強處理器的晶體管密度，不過作為參考，AMD 64核心的7nm Zen第二代霄龍?zhí)幚砥饔?95.4億個晶體管，16核心的第三代銳龍則是98.9億個。

這款元件密度極高的FPGA基于現(xiàn)有的Intel Stratix 10 FPGA架構(gòu)、Intel EMIB 2.5D(嵌入式多芯片互連橋接)封裝技術(shù)，融合了兩個高密度Stratix 10 GX FPGA，各有510萬個邏輯單元，也是第一次使用EMIB技術(shù)將兩個FPGA在邏輯和電氣上實現(xiàn)整合—;—;Intel此前融合了AMD Vega圖形核心的Kaby Lake-G處理器就用了EMIB技術(shù)。

此外，這款FPGA還有25920個數(shù)據(jù)接口總線(EMIB)，是此前記錄的兩倍多，每個接口吞吐量2Gbps，內(nèi)部總帶寬6.5TB/s，另有308Mb存儲、6912個DSP(18×19排列)、2304個用戶I/O針腳、48個收發(fā)器(0.84Tb/s帶寬)。

Intel指出，使用超大規(guī)模FPGA可以在盡可能少的FPGA設(shè)備中納入大型ASIC、ASSP、SoC設(shè)計，Stratix 10 FPGA支持仿真和原型設(shè)計系統(tǒng)的開發(fā)，適用于耗用億級ASIC門的數(shù)字IC設(shè)計，并支持Intel Quartus Prime軟件套件，采用新款專用IP，明確支持ASIC仿真和原型設(shè)計。

FPGA Stratix 10 GX 10M已經(jīng)投入量產(chǎn)，多家客戶也早已拿到樣品。