簡介：隨著網(wǎng)絡和數(shù)據(jù)中心帶寬需求的日益提升，針對高性能內(nèi)存解決方案的需求也是水漲船高。對于超過400Gbps的系統(tǒng)開發(fā)，以經(jīng)濟高效的方式實現(xiàn)內(nèi)存方案的性能和效率已經(jīng)成為項目中的重要挑戰(zhàn)之一。

1.概述

隨著網(wǎng)絡和數(shù)據(jù)中心帶寬需求的日益提升，針對高性能內(nèi)存解決方案的需求也是水漲船高。對于超過400Gbps的系統(tǒng)開發(fā)，以經(jīng)濟高效的方式實現(xiàn)內(nèi)存方案的性能和效率已經(jīng)成為項目中的重要挑戰(zhàn)之一。

圖形雙數(shù)據(jù)速率(GDDR)內(nèi)存最初是為了滿足游戲機和PC的高性能圖形計算需求而開發(fā)的，自2008年面市至今歷經(jīng)十余載，已經(jīng)在市場中久經(jīng)考驗，如今也正被應用于網(wǎng)絡和數(shù)據(jù)中心領域等其他領域，為產(chǎn)品提供低風險、靈活而又經(jīng)濟高效內(nèi)存解決方案。

在接下來的章節(jié)中，本文將首先分享推動這些高帶寬和高性能需求的網(wǎng)絡行業(yè)宏觀趨勢，然后討論GDDR6如何以比當今任何其他高帶寬內(nèi)存解決方案更好地滿足這些需求，最后介紹Achronix Speedster7t FPGA產(chǎn)品中的GDDR6控制器。

我們將會陸續(xù)推出關于GDDR6其他有用知識的系列文章，比如GDDR6構架和基本使用方法，存取帶寬與延遲的性能測評，網(wǎng)絡應用參考設計，以及如何應對GDDR6系統(tǒng)級設計中的信號完整性挑戰(zhàn)，敬請關注。

2.網(wǎng)絡行業(yè)趨勢

思科在2019年發(fā)布的可視化網(wǎng)絡指數(shù)(Visual Networking Index)報告稱，2017年全球互聯(lián)網(wǎng)IP流量月均為122EB(1018Bytes)，預計到2022年將增加到396EB，復合年增長率(CAGR)為26%，這一趨勢大部分與大數(shù)據(jù)的興起和不斷增長的視頻流量有關。

圖1：全球互聯(lián)網(wǎng)IP流量預測(Cisco VNI 2017-2022)

同一研究預測，智能手機和平板電腦等接入設備的數(shù)量將從2017年的180億臺增長到2022年的285多億臺設備(圖2)，屆時人均所擁有的網(wǎng)絡接入設備數(shù)量將達到3.6臺。得益于5G以及物聯(lián)網(wǎng)(IoT)的發(fā)展，2022年總連接節(jié)點數(shù)量中M2M設備的數(shù)量將超過50%。

圖2：需要連接的網(wǎng)絡設備(Cisco VNI 2017-2022)

3.是什么在推動網(wǎng)絡需求?

幾個重要領域的增長正在推動網(wǎng)絡行業(yè)中這些前所未有的需求：

?移動數(shù)據(jù)和互聯(lián)網(wǎng)視頻：通過互聯(lián)網(wǎng)按需訪問數(shù)據(jù)和高清視頻的需求不斷增加。(此處不包含非按需的網(wǎng)絡訪問，比如占據(jù)全網(wǎng)流量25%以上的DDoS攻擊)

?物聯(lián)網(wǎng)(IoT)：物聯(lián)網(wǎng)正在增加必須訪問網(wǎng)絡的設備數(shù)量，如可穿戴設備、智能家電和汽車。

?云服務：無數(shù)企業(yè)正在將其服務遷移到云中，云端的創(chuàng)新業(yè)務也在不斷的增加。

?大數(shù)據(jù)分析：要使復雜網(wǎng)絡的所有部分都高效運行，網(wǎng)絡中的邊緣設備必須通過智能的數(shù)據(jù)分析，來更好、更快地了解其攜帶的數(shù)據(jù)。

總之，更多的用戶、更多的設備、更大的屏幕，以及更多樣的云端服務正在推動IP流量呈指數(shù)級增長。在增長沒有放緩跡象的情況下，我們?nèi)绾卧O計產(chǎn)品以滿足這些要求?

4.為什么使用GDDR6?

原因1：極佳的性能

如今，GDDR6的密度已經(jīng)做到16Gbits，與最高容量的DDR4內(nèi)存芯片一致。GDDR6器件的帶寬高達512Gb/s，是DDR4的10倍。在未來，GDDR6將按照標準向更高容量更快速度演進。GDDR6的這些優(yōu)勢，使其成為滿足現(xiàn)代網(wǎng)絡需求的理想選擇。

圖3:DDR vs.GDDR容量比較

圖4:DDR vs.GDDR帶寬比較

原因2：降低總擁有成本

在考慮總擁有成本(TCO)時，請務必考慮設計的所有方面。圖5比較了三種不同的方法，以滿足1Tb交換應用程序的需求。如圖所示，相對于DDR4，采用GDDR6不僅可以將設計復雜性降低80%，還可以減少82%的PCB面積占用，并將能效提高44%。

圖5:各種主流內(nèi)存方案的總擁有成本(TCO)比較

原因3：輕松設計

如果您已經(jīng)熟悉傳統(tǒng)的DDR設計，則使用GDDR內(nèi)存進行設計將是一種熟悉的低風險體驗。對邏輯工程師和軟件工程師來說，GDDR6與傳統(tǒng)DDR技術使用的方法類似，Speedster7t FPGA所內(nèi)建的GDDR6控制器進一步簡化了設計。對于硬件工程師來說，GDDR6的高速單端SerDes信號管腳與DDR的低速信號管腳的設計規(guī)則區(qū)別較大，Achronix將提供高速信號設計手冊以及參考設計，幫助客戶低風險地從DDR遷移到GDDR6。

如果您已經(jīng)熟悉GDDR5設計，那么過渡至GDDR6將是非常順滑的設計體驗。GDDR6和GDDR5之間的主要區(qū)別與封裝和引腳相關，遵循相同的設計實踐。

5.Achronix Speedster7t FPGA產(chǎn)品中的GDDR6控制器

Achronix半導體的Speedster7t FPGA系列針對高帶寬工作負載進行了優(yōu)化，消除了與傳統(tǒng)FPGA相關的性能瓶頸。Speedster7t FPGA基于臺積電的7nm FinFET工藝技術，采用革命性的新型2D片上網(wǎng)絡(NoC)和獨創(chuàng)的機器學習處理器(MLP)矩陣，并利用高帶寬GDDR6接口、400G以太網(wǎng)和PCI Express Gen5端口等IP，可提供ASIC級性能，同時保留完整的編程性能。

圖6:Achronix Speedster7t 1500高性能FPGA構架

Speedster7t FPGA設計具有多達8個GDDR6控制器，以較低的成本提供最快的訪問速度，同時保證相當于LPDDR5水平的低功耗。每個GDDR6控制器支持多達32位數(shù)據(jù)，總共支持4Tbps的內(nèi)存帶寬。GDDR6控制器和PHY是硬IP，無需消耗FPGA中的可編程邏輯資源，也無需面對布局布線所帶來的時序收斂挑戰(zhàn)。這些特征共同使GDDR6SDRAM接口成為下一代系統(tǒng)設計的絕佳選擇。