根據(jù)最新發(fā)布的思科可視化網(wǎng)絡(luò)指數(shù)預(yù)測(cè)，未來五年全球全數(shù)字化轉(zhuǎn)型將繼續(xù)對(duì)IP網(wǎng)絡(luò)需求產(chǎn)生重要影響。到2021年，全球互聯(lián)網(wǎng)用戶將增長(zhǎng)至46億（占全球人口的58%）；個(gè)人設(shè)備和機(jī)器對(duì)機(jī)器（M2M）連接將被更廣泛地采用，其數(shù)量將增長(zhǎng)至271億；而視頻觀看量也將上升，在IP總流量中的占比將從2016年的73%增長(zhǎng)至82%。特別可觀的是，2021年網(wǎng)絡(luò)平均寬帶速度將比2016提高一倍，達(dá)到53.0Mbps。網(wǎng)絡(luò)邁向更高的速度將對(duì)時(shí)鐘產(chǎn)品提出哪些新的性能需求呢？Silicon Labs時(shí)鐘產(chǎn)品資深營銷總監(jiān)James Wilson給出了答案。

Wilson告訴21ic記者：“在接下來的幾年中，服務(wù)提供商將通過部署小型蜂窩網(wǎng)絡(luò)、超小型蜂窩網(wǎng)絡(luò)、DAS、μ-BTS和回傳設(shè)備來構(gòu)建5G網(wǎng)絡(luò)。通過增加室外網(wǎng)絡(luò)覆蓋和容量，改善室內(nèi)信號(hào)接收，和現(xiàn)有的4G/LTE網(wǎng)絡(luò)相輔相成。隨著運(yùn)營商逐漸轉(zhuǎn)移到使用基于以太網(wǎng)的eCPRI前傳網(wǎng)絡(luò)來增加基帶單元與遠(yuǎn)程無線電頭之間的前傳連接的容量，他們開始在網(wǎng)絡(luò)邊緣部署異構(gòu)網(wǎng)絡(luò)（HetNet）設(shè)備。而成本、功耗和尺寸限制成為HetNet設(shè)備硬件設(shè)計(jì)人員要面臨的特殊挑戰(zhàn)。”

針對(duì)這一需求，Silicon Labs推出了Si5381/82/86系列高性能、多通道抖動(dòng)衰減時(shí)鐘產(chǎn)品。這一系列采用Silicon Labs經(jīng)過驗(yàn)證的DSPLL技術(shù)，在單芯片中集成了4G/LTE和以太網(wǎng)時(shí)鐘，可替代通常在要求更高的小型蜂窩網(wǎng)絡(luò)、分布式天線系統(tǒng)、μ-BTS、BBU和前傳/回傳設(shè)備等應(yīng)用中所需的多個(gè)時(shí)鐘器件和VCXO。

如下圖所示，和傳統(tǒng)實(shí)現(xiàn)方案相比，采用在單個(gè)IC中結(jié)合4G/LTE和以太網(wǎng)時(shí)鐘的Si538x系列，在功耗和面積上具有顯著優(yōu)勢(shì)。Si538x系列大大簡(jiǎn)化了HetNet設(shè)備中的時(shí)鐘生成，可提供與競(jìng)爭(zhēng)方案相比功耗降低55%、占板面積減小70%的突破性解決方案。

圖：和傳統(tǒng)方法對(duì)比，采用集成多個(gè)鎖相環(huán)的Si538x系列大大節(jié)省了面積和功耗

值得一提的是，基帶單元具有復(fù)雜的時(shí)鐘要求，需要多個(gè)獨(dú)立時(shí)鐘域，包括用于CPRI到遠(yuǎn)程無線電頭連接的時(shí)鐘域，用于基于以太網(wǎng)的eCPRI前傳網(wǎng)的時(shí)鐘域和用于本地基帶處理的通用時(shí)鐘的時(shí)鐘域。Si5381/82正滿足了這一需求，該系列集成了一個(gè)高速、低相噪DSPLL用于支持高達(dá)3GHz的無線頻率，同時(shí)采用多個(gè)靈活的任意頻率DSPLL來提供以太網(wǎng)和通用時(shí)鐘。

據(jù)Wilson介紹，在數(shù)據(jù)中心市場(chǎng)，超高速數(shù)據(jù)中心正在迅速從10G遷移到25G、50G和100G以太網(wǎng)，以便加速數(shù)據(jù)傳輸和提高網(wǎng)絡(luò)效率。以太網(wǎng)交換機(jī)、網(wǎng)絡(luò)處理器和服務(wù)器SoC等設(shè)備在單個(gè)IC中集成了數(shù)據(jù)路徑處理、CPU功能和多個(gè)SerDes，因此這些設(shè)備需要多樣化的參考時(shí)鐘組合。與此同時(shí)10/25/100G SerDes具有嚴(yán)格的抖動(dòng)要求，通常需要具有小于300fs rms最大抖動(dòng)性能的時(shí)鐘，而CPU鎖相環(huán)具有較低的抖動(dòng)要求，但經(jīng)常使用擴(kuò)頻時(shí)鐘來最小化電磁干擾。

為了同時(shí)滿足上述10/25/100G應(yīng)用對(duì)時(shí)鐘方案的需求，Silicon Labs推出了Si5332時(shí)鐘系列，利用經(jīng)過驗(yàn)證的MultiSynth小數(shù)時(shí)鐘合成技術(shù)，提供具有一流頻率靈活性和230fs rms抖動(dòng)性能，以及多種覆蓋6、8和12個(gè)時(shí)鐘輸出的選項(xiàng)，可為要求嚴(yán)苛的應(yīng)用實(shí)現(xiàn)時(shí)鐘樹整合。

如下圖所示的10/25/100G以太網(wǎng)交換機(jī)應(yīng)用實(shí)例，Si5332將所有時(shí)鐘整合到單一IC中，同時(shí)為系統(tǒng)鎖相環(huán)、SerDes鎖相環(huán)、PCI Express 4.0和FPGA提供顯著的抖動(dòng)余量。其中，PCI Express 4.0是PCI-SIG組織推出的最新標(biāo)準(zhǔn)，支持16GT/s數(shù)據(jù)速率。Si5332系列產(chǎn)品完全符合PCI Express 4.0標(biāo)準(zhǔn)，能實(shí)現(xiàn)約60%的抖動(dòng)余量。同時(shí)，Si5332還能夠減少50〜75％的電流消耗，減少25〜50％的尺寸。

圖：10/25/100G以太網(wǎng)交換機(jī)應(yīng)用實(shí)例

隨著5G商用時(shí)間表的出臺(tái)，5G的腳步已經(jīng)越來越近。和4.5G不同，5G提出了全網(wǎng)時(shí)鐘同步需求。要升級(jí)到網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)IEEE1588，就要求每個(gè)RU都采用更加嚴(yán)格的參考時(shí)鐘。Wilson預(yù)言，到2021年，中國將成為全球最大的5G市場(chǎng)，Silicon Labs已經(jīng)開始研發(fā)面向5G的時(shí)鐘方案。