硅谷2014之行(四)

針對Alter和Xilinx在高端有Stratix和Virtex、在低端有Cyclone和Spartan產品的情況下，Lattice(萊迪思)選擇了從中端切入的策略，從而在剛進入FPGA應用市場時能夠有效地避免與已在高端和低端市場確立了自己領導地位的Altera和Xilinx發(fā)生正面沖撞，多年來，實踐證明了這一策略的正確性。

在秉承低成本、低功耗和小體系的產品形態(tài)下，Lattice藉由低功耗FPGA，打造移動產業(yè)處理器介面(MIPI)聯(lián)盟所制定顯示序列介面技術的發(fā)送橋接器，讓中低階手機品牌商得以采用低價的處理器和面板，開發(fā)搭載屏幕清晰度最高達1,080p的產品，有助擴大FPGA在中低階手機的滲透率。

Lattice總裁兼CEO Darin Billerbeck特別提到了Lattice的兩個之“最”的產品。一個是號稱全球最小FPGA的iCE40，價格不到50美分，功耗最低25μW，1.4x1.48mmBGA封裝。另一個是面向視頻安全監(jiān)控、人機接口和移動終端的MachXO3，其每個I/O接口的成本不到1美分，2.5x2.5和3.8x3.8mm2的WLCS封裝。

據(jù)悉，除了上面差異化技術外，Lattice將以最新開發(fā)出的ECP5 FPGA系列，在小型蜂窩網絡、微型服務器、寬帶接入、工業(yè)視頻等大批量應用中，向兩大巨頭的中低端產品發(fā)起挑戰(zhàn)。

Lattice優(yōu)化了ECP5系列產品架構，從而使得使低于100K LUT的器件能夠實現(xiàn)其最大的價值，作為ASIC和ASSP的輔助芯片完成關鍵功能。相比競爭對手的解決方案，我們的成本低40%并且包含諸多增強特性，包括采用更好布線架構的基于4輸入查找表的小塊邏輯結構，雙通道SERDES以節(jié)約芯片資源以及增強性能的DSP塊提供多達4倍的資源節(jié)約。

“ECP5產品系列打破了傳統(tǒng)FPGA產品密度極高、功耗驚人和價格昂貴的陳規(guī)，”萊迪思半導體總裁和CEO，Darin Billerbeck先生表示，“萊迪思最新的產品系列致力于為客戶提供ASIC/ASSP的輔助芯片，以最快的方式掃除開發(fā)障礙，尤其是當今移動設備和移動通信基礎設施正不斷推動著電子行業(yè)的方方面面對于小尺寸和低功耗的要求。”

ECP5是業(yè)內唯一在10mm x 10mm封裝中實現(xiàn)85k個LUT和SERDES的FPGA產品，相比競爭對手的解決方案，功能密度提升2倍。精簡了封裝引腳更便于采用現(xiàn)有的低成本PCB布線技術，并且降低系統(tǒng)的總成本。

相比其他FPGA解決方案，ECP5產品系列的增強特性使總功耗降低了30%，包括SERDES、動態(tài)I/O bank控制器的獨立模塊的待機工作模式以及更低的工作電壓。使用單通道3.25Gpbs SERDES時功耗低于0.25W，使用四通道SERDES時功耗低于0.5W，支持廣泛的接口標準，包括DDR3、LPDDR3、XGMII和7:1 LVDS、PCI Express、以太網(XAUI、GbE、SGMII)和CPRI。