日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 原創(chuàng) > 21ic專(zhuān)訪
[導(dǎo)讀]眾所周知,F(xiàn)PGA是一種以硬件描述語(yǔ)言(Verilog或VHDL等)所完成的電路設(shè)計(jì)硬件可編程邏輯器件??墒请S著技術(shù)的不斷發(fā)展,Xilinx(賽靈思)卻正在不斷讓FPGA變“軟”。近日,賽靈思推出了面向全可編程SoC和MPSo

眾所周知,F(xiàn)PGA是一種以硬件描述語(yǔ)言(Verilog或VHDL等)所完成的電路設(shè)計(jì)硬件可編程邏輯器件??墒请S著技術(shù)的不斷發(fā)展,Xilinx(賽靈思)卻正在不斷讓FPGA變“軟”。

近日,賽靈思推出了面向全可編程SoC和MPSoC的SDSoC 開(kāi)發(fā)環(huán)境,這是賽靈思SDx系列開(kāi)發(fā)環(huán)境的第三大成員?,F(xiàn)在賽靈思除了繼續(xù)在FPGA硬件領(lǐng)域上突飛猛進(jìn)之外,在軟件系統(tǒng)尤其是在軟件設(shè)計(jì)方法論上在不斷創(chuàng)新,SDSoC是一個(gè)新的突破。

賽靈思全球銷(xiāo)售與市場(chǎng)亞太區(qū)副總裁楊飛

賽靈思全球銷(xiāo)售與市場(chǎng)亞太區(qū)副總裁楊飛

“我們想通過(guò)這個(gè)開(kāi)發(fā)環(huán)境,讓做軟件的人員直接參與到產(chǎn)品的設(shè)計(jì),就是把軟件的創(chuàng)意通過(guò)這個(gè)工具很快的把相關(guān)的創(chuàng)意實(shí)現(xiàn),變成一個(gè)真實(shí)的產(chǎn)品。這就是為什么我們要做SDSoC開(kāi)發(fā)環(huán)境的最主要理由。” 賽靈思全球銷(xiāo)售與市場(chǎng)亞太區(qū)副總裁楊飛。

SDSoC環(huán)境可提供類(lèi)似ASSP的編程體驗(yàn),其中包括簡(jiǎn)便易用的Eclipse集成設(shè)計(jì)環(huán)境(IDE)以及用于異構(gòu)Zynq全可編程SoC和MPSoC部署的綜合開(kāi)發(fā)平臺(tái)。SDSoC結(jié)合使用業(yè)界首款C/C++全系統(tǒng)優(yōu)化編譯器,可提供系統(tǒng)級(jí)特性描述、利用可編程邏輯實(shí)現(xiàn)軟件自動(dòng)加速、自動(dòng)系統(tǒng)連接生成,以及各種庫(kù)以加速編程工作。

楊飛表示:“賽靈思發(fā)布SDx已經(jīng)不是第一次了,我們?nèi)ツ甑臅r(shí)候有SDNet,主要是面向通訊系統(tǒng),有特定應(yīng)用的場(chǎng)景,我們通過(guò)一些描述的語(yǔ)言,可以讓廠家用行為模型級(jí)的描述,把相關(guān)的系統(tǒng)迅速實(shí)現(xiàn)出來(lái)。后面我們又推出SDAccel,在數(shù)據(jù)中心里要解決性能和功耗的問(wèn)題。這次的SDSoC更多地面向嵌入式應(yīng)用。”

SDSoC主要目的是讓FPGA的開(kāi)發(fā)能夠更像是傳統(tǒng)軟件的開(kāi)發(fā),讓更多的軟件工程師可以直接參與到產(chǎn)品的開(kāi)發(fā)。SDSoC具備許多優(yōu)異的特性。

系統(tǒng)和嵌入式軟件工程師采用SDSoC,可以將運(yùn)行在裸機(jī)或Linux和FreeRTOS等操作系統(tǒng)上的C/C++作為Eclipse IDE的輸入。SDSoC支持創(chuàng)建完整的異構(gòu)多處理系統(tǒng),包括將傳統(tǒng)HDL IP 模塊重復(fù)用作可用C語(yǔ)言調(diào)用的庫(kù)。

同時(shí),SDSoC可針對(duì)ARM處理器和可編程邏輯提供全系統(tǒng)優(yōu)化的編譯器。SDSoC通過(guò)自動(dòng)化系統(tǒng)連接生成功能可支持軟件團(tuán)隊(duì)快速配置、生成宏/微架構(gòu),從而提供最佳的系統(tǒng)連接和存儲(chǔ)器接口?,F(xiàn)在賽靈思SDK的高級(jí)軟件系統(tǒng)描述功能可對(duì)Zynq平臺(tái)上運(yùn)行的完整設(shè)計(jì)進(jìn)行軟硬件性能測(cè)量,SDSoC以此為基礎(chǔ),可以快速估算系統(tǒng)性能。

最后,SDSoC可為Zynq 全可編程SoC開(kāi)發(fā)板(如ZC702、ZC706等)以及第三方及市場(chǎng)特定平臺(tái)(如Zedboard、MicroZed、ZYBO和視頻圖像開(kāi)發(fā)套件)提供板支持包(BSP)。BSP中包含的元數(shù)據(jù)能夠幫助軟件開(kāi)發(fā)人員和系統(tǒng)架構(gòu)師抽象平臺(tái)細(xì)節(jié),從而簡(jiǎn)化了異構(gòu)化更智能系統(tǒng)的創(chuàng)建、集成與驗(yàn)證工作。

楊飛表示:“過(guò)去30年里,我們首先是把硬件給軟化了,現(xiàn)在還不只是把硬件給軟化了。我們現(xiàn)在基本上都是以軟件定義的思路在走的,所以它是軟件可編程、硬件可編程,其實(shí)設(shè)計(jì)的方法都是以軟件為主來(lái)做的。從系統(tǒng)級(jí)來(lái)說(shuō),很多產(chǎn)品都是這樣,本來(lái)一個(gè)手機(jī)能做什么事情,它的功能是定好的?,F(xiàn)在的手機(jī)是app下載下來(lái),會(huì)根據(jù)應(yīng)用的實(shí)際的情況。通訊的網(wǎng)絡(luò)也是整個(gè)軟件定義的網(wǎng)絡(luò),硬件擺在那里,但是硬件可以支持這些軟件定義的架構(gòu),來(lái)控制整個(gè)網(wǎng)絡(luò)的流量和實(shí)現(xiàn)的性能,所以這是一脈相承的演變的過(guò)程。”

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在嵌入式開(kāi)發(fā)領(lǐng)域,工具鏈的生態(tài)競(jìng)爭(zhēng)直接影響開(kāi)發(fā)效率與產(chǎn)品競(jìng)爭(zhēng)力。德州儀器(TI)的Code Composer Studio(CCS)與賽靈思(Xilinx)的Vitis作為兩大主流平臺(tái),分別在DSP與FPGA/SoC開(kāi)發(fā)...

關(guān)鍵字: TI Xilinx

Serial RapidIO(SRIO)是一種高性能、低引腳數(shù)、基于數(shù)據(jù)包交換的互連技術(shù),專(zhuān)為滿足未來(lái)高性能嵌入式系統(tǒng)的需求而設(shè)計(jì)。它由Motorola和Mercury等公司率先倡導(dǎo),旨在為嵌入式系統(tǒng)提供可靠的、高性能的...

關(guān)鍵字: SRIO Xilinx

隨著Altera,Xilinx兩家FPGA巨頭陸續(xù)被收購(gòu),F(xiàn)PGA的未來(lái)似乎已經(jīng)與數(shù)據(jù)中心、AI等超大規(guī)模應(yīng)用綁定。

關(guān)鍵字: Altera Xilinx

在現(xiàn)代電子設(shè)計(jì)自動(dòng)化(EDA)工具鏈中,ModelSim作為一款功能強(qiáng)大的仿真軟件,廣泛應(yīng)用于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和數(shù)字IC設(shè)計(jì)的驗(yàn)證階段。特別是在與Xilinx FPGA結(jié)合使用時(shí),ModelSim能夠模擬復(fù)雜...

關(guān)鍵字: ModelSim Xilinx

不管是硬件工程師或者嵌入式工程師,在工程實(shí)踐中常常會(huì)遇到單片機(jī)IO的狀態(tài)定位和影響。我們知道單片機(jī)IO有輸入和輸出兩種模式。

關(guān)鍵字: 硬件工程師 單片機(jī) IO

在FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)設(shè)計(jì)與開(kāi)發(fā)過(guò)程中,Xilinx的Vivado工具憑借其強(qiáng)大的功能和用戶友好的界面,受到了廣大工程師的青睞。然而,僅僅掌握Vivado的基本操作是遠(yuǎn)遠(yuǎn)不夠的,掌握一些使用小技巧可以極大地提高設(shè)...

關(guān)鍵字: Vivado FPGA Xilinx

在高速數(shù)據(jù)傳輸?shù)腇PGA設(shè)計(jì)中,時(shí)序約束是保證數(shù)據(jù)準(zhǔn)確傳輸?shù)年P(guān)鍵因素之一。特別是在LVDS(Low Voltage Differential Signaling)等高速接口設(shè)計(jì)中,信號(hào)的傳輸延時(shí)和時(shí)序?qū)R尤為重要。Xil...

關(guān)鍵字: 時(shí)序約束 Xilinx IDELAYE2應(yīng)用

在現(xiàn)代的FPGA設(shè)計(jì)中,球柵陣列(BGA)封裝已經(jīng)成為了一種常見(jiàn)的封裝方式,特別是在高性能、高密度的Xilinx FPGA設(shè)計(jì)中。BGA封裝以其高集成度、小體積和優(yōu)良的熱性能受到了廣泛的應(yīng)用。然而,BGA封裝的復(fù)雜性和高...

關(guān)鍵字: BGA 球柵陣列 Xilinx

Vivado是Xilinx公司推出的一款強(qiáng)大的FPGA開(kāi)發(fā)工具,它為用戶提供了從設(shè)計(jì)到實(shí)現(xiàn)的全面解決方案。然而,在FPGA設(shè)計(jì)過(guò)程中,Vivado編譯錯(cuò)誤是開(kāi)發(fā)者經(jīng)常遇到的問(wèn)題。本文將總結(jié)Vivado編譯過(guò)程中常見(jiàn)的錯(cuò)誤...

關(guān)鍵字: Vivado編譯 Xilinx FPGA開(kāi)發(fā)

在FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的應(yīng)用中,F(xiàn)lash下載速度是一個(gè)關(guān)鍵的性能指標(biāo)。特別是在需要頻繁更新FPGA配置或進(jìn)行大量數(shù)據(jù)傳輸?shù)膱?chǎng)景下,提高Flash下載速度顯得尤為重要。Xilinx作為全球領(lǐng)先的FPGA供應(yīng)商,其...

關(guān)鍵字: Flash Xilinx FPGA
關(guān)閉