日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 原創(chuàng) > 劉巖軒
[導(dǎo)讀] 近日,F(xiàn)PGA領(lǐng)域巨頭賽靈思在高層人事上發(fā)生重大改變,Victor Peng先生成為了其歷史上的第四位CEO,賽靈思特地在北京召開(kāi)了新CEO媒體見(jiàn)面會(huì)。本以為只是一場(chǎng)簡(jiǎn)單的公告會(huì),但沒(méi)想到賽靈思其實(shí)埋了一個(gè)重磅炸彈&mdas

 近日,F(xiàn)PGA領(lǐng)域巨頭賽靈思在高層人事上發(fā)生重大改變,Victor Peng先生成為了其歷史上的第四位CEO,賽靈思特地在北京召開(kāi)了新CEO媒體見(jiàn)面會(huì)。本以為只是一場(chǎng)簡(jiǎn)單的公告會(huì),但沒(méi)想到賽靈思其實(shí)埋了一個(gè)重磅炸彈——Victor先生發(fā)布了賽靈思全新一代FPGA系列——ACAP(Adaptive Compute Acceleration Plantform:自適應(yīng)計(jì)算加速平臺(tái))。

夸張一點(diǎn)講,F(xiàn)PGA的發(fā)明者似乎做了一次FPGA的再發(fā)明。

賽靈思新CEO上任,新一代類(lèi)FPGA產(chǎn)品ACAP發(fā)布

我們都知道,F(xiàn)PGA具有非常強(qiáng)的靈活性,但其在功耗方面的表現(xiàn)并不是十分有優(yōu)勢(shì),而且因?yàn)槠渖婕暗椒浅5讓拥碾娐分R(shí),因此其開(kāi)發(fā)也具有一定的門(mén)檻;此外,F(xiàn)PGA的價(jià)格也是比較昂貴的。然而隨著最近數(shù)據(jù)大爆炸、人工智能和后摩爾時(shí)代的三大趨勢(shì),F(xiàn)PGA越來(lái)越受到更多新應(yīng)用領(lǐng)域客戶(hù)群體的關(guān)注。從英特爾收購(gòu)Altera的事件就可見(jiàn)一斑,F(xiàn)PGA將在未來(lái)科技生活中扮演重要的角色。而如何將FPGA的固有優(yōu)勢(shì)發(fā)揮更大,將開(kāi)發(fā)難度和功耗降低,這是賽靈思一直都在努力的方向。在此前,賽靈思曾經(jīng)提出了“全可編程”的轉(zhuǎn)型計(jì)劃,在FPGA的開(kāi)發(fā)易用性方面有了很大的提升。然而這種轉(zhuǎn)型似乎總讓人感覺(jué)有點(diǎn)不夠,而現(xiàn)在APAC的推出, 在筆者看來(lái)才算是真正轉(zhuǎn)型的正式開(kāi)始!

賽靈思新CEO上任,新一代類(lèi)FPGA產(chǎn)品ACAP發(fā)布

ACAP是不是FPGA呢?Victor介紹:“ACAP是一個(gè)全新的產(chǎn)品類(lèi)型,比如FPGA是一個(gè)產(chǎn)品類(lèi)型,里面有很多的架構(gòu), ACAP也是一個(gè)全新的產(chǎn)品類(lèi)型,可以和CPU和GPU 相提并論的產(chǎn)品類(lèi)型個(gè)體。” 但其實(shí)筆者更愿意把它看作是一種新形態(tài)的類(lèi)FPGA產(chǎn)品,它是由FPGA進(jìn)化而來(lái),但確實(shí)因其全新特性使其可以與GPU、CPU和傳統(tǒng)FPGA來(lái)并列比較。從ACAP的功能框圖上可以看到,其中包含軟硬件可編程的引擎、應(yīng)用處理器、實(shí)時(shí)處理器、RF ADC/DAC和新一代可編程邏輯以及必要接口和SerDes等。

賽靈思新CEO上任,新一代類(lèi)FPGA產(chǎn)品ACAP發(fā)布

ACAP能夠針對(duì)工作負(fù)載實(shí)現(xiàn)動(dòng)態(tài)的優(yōu)化,這在傳統(tǒng)的FPGA上并不多見(jiàn)。這種特性很明顯將會(huì)將FPGA的高功耗短板進(jìn)行加強(qiáng),而且這是第一次有了一個(gè)片上網(wǎng)絡(luò),這樣帶寬會(huì)高很多,速度也會(huì)快很多,也不會(huì)占用可編程資源。而且在系統(tǒng)跑的時(shí)候,用戶(hù)也可以實(shí)時(shí)地對(duì)部分架構(gòu)進(jìn)行調(diào)整。這中調(diào)整在ACAP上變得更為簡(jiǎn)單和快速。從上圖中也可以得知,賽靈思認(rèn)為ACAP相較傳統(tǒng)FPGA,在應(yīng)用層面將會(huì)鋪張地更開(kāi)。雖然最新推出的產(chǎn)品會(huì)是中高端的,但是未來(lái)有可能會(huì)推出很多小資源小封裝的ACAP更多適應(yīng)端側(cè)的計(jì)算加速需求。Victor介紹到:”ACAP的產(chǎn)品是進(jìn)行靈活應(yīng)變和優(yōu)化設(shè)計(jì)理想的選擇,它甚至可以應(yīng)付未來(lái)會(huì)出現(xiàn)的一些新的變化,比如有些新的應(yīng)用和新的器件也可以和它進(jìn)行互連,使用它進(jìn)行加速。另外它不僅僅可以在系統(tǒng)開(kāi)始的時(shí)候進(jìn)行運(yùn)行,也可以在動(dòng)態(tài)的過(guò)程中、工作的過(guò)程中來(lái)完成它的任務(wù)。所以它可以對(duì)幾何級(jí)的數(shù)字進(jìn)行優(yōu)化,另外它的性能功耗比也達(dá)到了一個(gè)非常高的水平。此外,它在軟件方面可以編程,不僅僅像過(guò)去那樣只支持硬件的開(kāi)發(fā)者,我們也可以支持更多的軟件開(kāi)發(fā)者。“

ACAP3.jpg

賽靈思內(nèi)部正在推進(jìn)一個(gè)代號(hào)為“Everest (珠穆朗瑪峰)”的行動(dòng):計(jì)劃推出采用7nm臺(tái)積電技術(shù)的第一代ACAP產(chǎn)品,今年或許可以流片,可以期待在明年先客戶(hù)實(shí)現(xiàn)交付。據(jù)Victor介紹,相較目前16nm產(chǎn)品,7nm的ACAP在機(jī)器學(xué)習(xí)的計(jì)算能力方面比16納米級(jí)能夠提升20倍。在5G通信帶寬的支持方面,也能夠支持4倍的帶寬。

 

身為FPGA的發(fā)明者,賽靈思此次推出進(jìn)化形態(tài)的FPGA產(chǎn)品ACAP實(shí)在是太令人期待。Altera已經(jīng)成為英特爾的一個(gè)部門(mén),而賽靈思仍然保持創(chuàng)新前行勢(shì)頭,令人欣慰。隨著大數(shù)據(jù)和人工智能的浪潮愈為兇猛,ACAP或許改變FPGA曲高和寡的情景,擴(kuò)大的其市場(chǎng)應(yīng)用面,嵌入到人們生活處處。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

具備彈性選項(xiàng)與先進(jìn)存儲(chǔ)數(shù)據(jù)流量管理功能的 FlexNoC 互連 IP,助力瑞薩電子打造面向自動(dòng)駕駛汽車(chē)的高能效、低延遲、高性能系統(tǒng)級(jí)芯片(SoC),并支持功能安全。

關(guān)鍵字: 片上網(wǎng)絡(luò) SoC 自動(dòng)駕駛

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過(guò)處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過(guò)每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線(xiàn)

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開(kāi)發(fā),不僅速度慢如蝸牛,且無(wú)法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿(mǎn)足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過(guò)"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問(wèn)控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線(xiàn)速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(xiàn)(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專(zhuān)用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線(xiàn)設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開(kāi)發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過(guò)OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤(pán)旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線(xiàn)的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡(jiǎn)單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA
關(guān)閉