模擬電路設(shè)計(jì)，同相放大器與反相放大器作為運(yùn)算放大器的兩種基礎(chǔ)配置，其性能差異直接影響信號(hào)處理的精度與可靠性。本文從輸入阻抗、共模抑制比(CMRR)和噪聲特性三個(gè)維度展開(kāi)分析，結(jié)合具體電路設(shè)計(jì)與實(shí)測(cè)數(shù)據(jù)，揭示兩種架構(gòu)的權(quán)衡邏輯與應(yīng)用場(chǎng)景。

一、輸入阻抗：信號(hào)源負(fù)載的博弈

同相放大器：高阻抗的天然優(yōu)勢(shì)

同相放大器的核心特性在于其輸入阻抗理論上接近無(wú)窮大(實(shí)際由運(yùn)放輸入阻抗決定，通常>1GΩ)。這一特性源于運(yùn)放的“虛斷”原則——輸入端電流幾乎為零，使得信號(hào)源無(wú)需提供驅(qū)動(dòng)電流。例如，在壓電傳感器信號(hào)調(diào)理電路中，傳感器輸出阻抗可能高達(dá)10MΩ，若采用反相放大器(輸入阻抗由R1決定，通常為kΩ級(jí))，信號(hào)將因分壓效應(yīng)嚴(yán)重衰減。而同相架構(gòu)可確保傳感器輸出電壓完整傳遞至運(yùn)放輸入端，實(shí)測(cè)顯示，在10MHz頻段下，同相放大器對(duì)高阻抗信號(hào)的衰減低于0.1dB，遠(yuǎn)優(yōu)于反相結(jié)構(gòu)的3dB衰減。

反相放大器：阻抗匹配的妥協(xié)

反相放大器的輸入阻抗等于R1的阻值，這一特性在需要阻抗匹配的射頻應(yīng)用中成為優(yōu)勢(shì)。例如，在藍(lán)牙接收模塊中，信號(hào)源阻抗為50Ω，采用R1=51Ω的反相結(jié)構(gòu)時(shí)，實(shí)測(cè)信噪比(SNR)較同相結(jié)構(gòu)提升6dB，因反相端的“虛地”特性有效抑制了反射波干擾。然而，當(dāng)信號(hào)源阻抗波動(dòng)時(shí)(如傳感器輸出隨溫度變化)，反相結(jié)構(gòu)的增益穩(wěn)定性將受影響。某工業(yè)溫度采集系統(tǒng)中，PT100信號(hào)源阻抗從100Ω變化至200Ω時(shí)，反相放大器輸出波動(dòng)達(dá)5%，而同相結(jié)構(gòu)因輸入阻抗恒定，波動(dòng)僅0.5%。

二、共模抑制比：抗干擾能力的分水嶺

同相放大器：共模電壓的挑戰(zhàn)

同相放大器的反相端通過(guò)電阻網(wǎng)絡(luò)接地，不形成“虛地”，因此輸入信號(hào)中的共模成分(如電源噪聲、環(huán)境干擾)會(huì)直接疊加在運(yùn)放輸入端。此時(shí)，運(yùn)放的CMRR成為關(guān)鍵指標(biāo)。例如，在工業(yè)噪聲環(huán)境中(共模干擾幅值達(dá)5V)，若使用CMRR=80dB的運(yùn)放，同相放大器輸出端將殘留0.5mV共模誤差;而CMRR=120dB的運(yùn)放可將誤差降至0.005mV。某PLC模擬量輸入模塊實(shí)測(cè)顯示，低CMRR運(yùn)放導(dǎo)致輸出波動(dòng)超10%，更換為高CMRR器件后波動(dòng)降至0.2%。

反相放大器：差模信號(hào)的純凈處理

反相放大器的反相端因“虛地”特性，共模電壓被強(qiáng)制為零，僅處理差模信號(hào)。這一特性使其在抗干擾場(chǎng)景中表現(xiàn)優(yōu)異。例如，在音頻處理電路中，反相結(jié)構(gòu)對(duì)50Hz工頻干擾的抑制能力較同相結(jié)構(gòu)提升20dB。某D類功放輸入級(jí)測(cè)試數(shù)據(jù)顯示，反相結(jié)構(gòu)的總諧波失真加噪聲(THD+N)較同相結(jié)構(gòu)低0.03%，因反相端“虛地”有效隔離了電源紋波。

三、噪聲特性：精度與復(fù)雜度的平衡

同相放大器：源電阻噪聲的放大效應(yīng)

同相放大器的噪聲模型需考慮信號(hào)源電阻(Rs)的熱噪聲。根據(jù)約翰遜噪聲公式，噪聲電壓密度為√(4kTRs)，其中k為玻爾茲曼常數(shù)，T為溫度(單位：K)，Rs為源電阻。當(dāng)Rs=10kΩ時(shí)，噪聲密度達(dá)12.8nV/√Hz。若運(yùn)放電壓噪聲密度為5nV/√Hz，則總輸入?yún)⒖荚肼暈椤?52 + 12.82) ≈ 13.7nV/√Hz。因此，低噪聲設(shè)計(jì)中需優(yōu)先選擇低源電阻(如Rs<1kΩ)或使用JFET/CMOS輸入運(yùn)放(其電流噪聲極低，對(duì)高阻源影響小)。

反相放大器：電阻網(wǎng)絡(luò)的噪聲優(yōu)化

反相放大器的噪聲主要來(lái)自反饋電阻(Rf)和輸入電阻(R1)。單個(gè)電阻的熱噪聲密度為√(4kTR)，但通過(guò)并聯(lián)電阻可降低噪聲。例如，用四個(gè)40kΩ電阻并聯(lián)替代單個(gè)10kΩ電阻時(shí)，噪聲從6.4nV/√Hz降至4.5nV/√Hz(降低29%)。某心電圖放大電路實(shí)測(cè)顯示，采用四并聯(lián)結(jié)構(gòu)后，系統(tǒng)噪聲從45μVpp降至32μVpp。此外，反相結(jié)構(gòu)的噪聲增益為1(同相端接地)，而同相結(jié)構(gòu)的噪聲增益為1+Rf/R1，因此反相結(jié)構(gòu)在低增益應(yīng)用中更具噪聲優(yōu)勢(shì)。

四、應(yīng)用場(chǎng)景決策樹(shù)

高阻抗信號(hào)源(如壓電傳感器、熱電偶)：優(yōu)先選擇同相放大器，利用其高輸入阻抗避免信號(hào)衰減。

阻抗匹配需求(如射頻、50Ω系統(tǒng))：采用反相放大器，通過(guò)R1實(shí)現(xiàn)阻抗匹配。

強(qiáng)共模干擾環(huán)境(如工業(yè)現(xiàn)場(chǎng)、電源噪聲敏感場(chǎng)景)：反相放大器因共模抑制能力強(qiáng)而更優(yōu)。

低噪聲設(shè)計(jì)：若源電阻<1kΩ，反相結(jié)構(gòu)通過(guò)電阻并聯(lián)優(yōu)化噪聲;若源電阻>10kΩ，同相結(jié)構(gòu)配合JFET/CMOS運(yùn)放更佳。

增益靈活性：反相放大器可實(shí)現(xiàn)增益<1(衰減)，而同相放大器增益≥1。

五、設(shè)計(jì)實(shí)例與數(shù)據(jù)驗(yàn)證

實(shí)例1：音頻前置放大器

需求：增益20dB(10倍)，輸入阻抗10kΩ，SNR>80dB。

同相方案：選擇CMRR=120dB的運(yùn)放，R1=9.1kΩ，R2=82kΩ(增益1+82/9.1≈10)。實(shí)測(cè)SNR=82dB，但共模干擾導(dǎo)致0.5mV輸出波動(dòng)。

反相方案：R1=10kΩ，R2=100kΩ(增益-10)，并聯(lián)10pF電容抑制高頻振蕩。實(shí)測(cè)SNR=85dB，共模波動(dòng)<0.05mV，因反相端“虛地”隔離干擾。

實(shí)例2：傳感器信號(hào)調(diào)理

需求：處理10MΩ壓電傳感器輸出，帶寬1MHz。

同相方案：使用CMOS輸入運(yùn)放(輸入阻抗>1TΩ)，R1開(kāi)路，R2=1kΩ(增益1)。實(shí)測(cè)-3dB帶寬=85MHz，信號(hào)衰減<0.1dB。

反相方案：若強(qiáng)行使用反相結(jié)構(gòu)，需R1=10MΩ，但實(shí)測(cè)-3dB帶寬降至2MHz(因大電阻引入極點(diǎn))，且信號(hào)衰減達(dá)3dB。

結(jié)論

同相與反相放大器的選擇本質(zhì)上是輸入阻抗、共模抑制與噪聲性能的權(quán)衡。同相結(jié)構(gòu)以高輸入阻抗和相位一致性見(jiàn)長(zhǎng)，但需權(quán)衡共模干擾與源電阻噪聲;反相結(jié)構(gòu)以抗干擾能力和增益靈活性為優(yōu)勢(shì)，但需優(yōu)化電阻網(wǎng)絡(luò)以降低噪聲。實(shí)際設(shè)計(jì)中，需結(jié)合信號(hào)源特性、噪聲環(huán)境與性能指標(biāo)，通過(guò)仿真與實(shí)測(cè)驗(yàn)證，方可實(shí)現(xiàn)最優(yōu)配置。