眾所周知，目前5nm及以下的尖端半導(dǎo)體制程必須要用到價(jià)格極其高昂的EUV光刻機(jī)，ASML是全球唯一的供應(yīng)商。更為尖端2nm制程的則需要用到ASML新一代0.55 NA EUV光刻機(jī)，售價(jià)或高達(dá)4億美元。

Intel正計(jì)劃利用新一代0.55 NA EUV光刻機(jī)來(lái)開(kāi)發(fā)其Intel 20A(2nm)及18A(1.8nm)制程。但是，要想實(shí)現(xiàn)1nm以下的更先進(jìn)的制程，即便是ASML新一代0.55 NA EUV光刻機(jī)也束手無(wú)策。

ASML正在準(zhǔn)備交付新一代的High-NA EUV 光刻機(jī)，這臺(tái)光刻機(jī)采用了0.55數(shù)值孔徑，比上一代的0.33數(shù)值孔徑系統(tǒng)有更大的精度提升。

不過(guò)耗電量，造價(jià)也在持續(xù)上漲。關(guān)鍵在于，High-NA EUV 光刻機(jī)將成為生產(chǎn)2nm甚至是1nm的重要設(shè)備。

英特爾，三星都在參與競(jìng)爭(zhēng)，試圖趕超臺(tái)積電，那么臺(tái)積電能撐得住嗎?新款設(shè)備交付后，舊款EUV光刻機(jī)能自由出貨嗎?

臺(tái)積電，三星是全球第一，第二大芯片制造商，二者的芯片制造技術(shù)代表人類最高的芯片生產(chǎn)水平。

目前臺(tái)積電實(shí)現(xiàn)了5nm，4nm等芯片的穩(wěn)定量產(chǎn)，而三星在今年6月底就成功進(jìn)入3nm量產(chǎn)狀態(tài)。臺(tái)積電也會(huì)按照計(jì)劃，在下半年進(jìn)入3nm量產(chǎn)。不過(guò)4nm，3nm不是芯片制程的終點(diǎn)，摩爾定律還沒(méi)有就此結(jié)束，在3nm以下還能實(shí)現(xiàn)更先進(jìn)的2nm。

而ASML新一代的High-NA EUV 光刻機(jī)會(huì)成為生產(chǎn)2nm芯片的關(guān)鍵設(shè)備。

自從ASML研制High-NA EUV 光刻機(jī)以來(lái)，進(jìn)度遠(yuǎn)超想象。今年7月份ASML透露收到了機(jī)械投影，光源以及晶圓載物臺(tái)等核心元器件。

這意味著供應(yīng)商已經(jīng)在配合ASML的生產(chǎn)需要，積極供貨。就在9月底，ASML進(jìn)一步傳來(lái)消息，正式官宣明年向客戶交付首臺(tái)High-NA EUV 光刻機(jī)。這臺(tái)光刻機(jī)最高或可生產(chǎn)1nm芯片，當(dāng)然，最終能否造得出來(lái)，還得看芯片制造商的技術(shù)。

ASML還說(shuō)過(guò)，已經(jīng)拿到了5臺(tái)High-NA EUV 光刻機(jī)的預(yù)付訂單。但ASML并沒(méi)有透露這些客戶的信息。

雖然不難猜測(cè)英特爾，三星和臺(tái)積電會(huì)搶購(gòu)High-NA EUV 光刻機(jī)，可是其它半導(dǎo)體公司也會(huì)采購(gòu)High-NA EUV 光刻機(jī)用于研究用途。而且英特爾，三星和臺(tái)積電這三大巨頭一時(shí)半會(huì)還無(wú)法造出2nm芯片，所以明年獲得High-NA EUV 光刻機(jī)首發(fā)訂單的客戶，未必會(huì)拿來(lái)生產(chǎn)芯片。

若摩爾定律不死，2028年實(shí)現(xiàn)1nm的芯片，但之后就是數(shù)字的游戲了

根據(jù)摩爾定律，晶圓管的密度每18個(gè)月就會(huì)增加一倍，因此性能也就翻了一番。

在過(guò)去的幾十年里，摩爾定律一直在發(fā)展，但到了7nm之后，這種規(guī)律就被打破了，比如5nm和3nm的發(fā)展速度就會(huì)大大降低，這也是為什么摩爾定律已經(jīng)失效的原因。

然而，比利時(shí)的IMEC卻公布了一份最新的芯片生產(chǎn)技術(shù)路線圖，上面寫(xiě)著2036年的0.2nm制程，表明芯片的生產(chǎn)將繼續(xù)遵循摩爾定律。

從2024年到2024年，A14到1.4nm,2028年到1nm,2036年，N3到0.2nm。

同時(shí)，晶圓管的技術(shù)也在不斷的發(fā)展，從FinFET開(kāi)始，到了2nm,GAAFET就變成了CFET。

但是，請(qǐng)注意我上方的綠色方塊，這是MP金屬柵極間距，它是用來(lái)表示晶體管密度的。

從1nm開(kāi)始，它的體積就會(huì)越來(lái)越小，到了1nm的時(shí)候，已經(jīng)達(dá)到了16nm，但無(wú)論技術(shù)如何進(jìn)步，它的性能都停留在16nm到12nm之間。

也就是說(shuō)，不管是1納米、0.5納米、0.2納米，晶體管的密度都不會(huì)有太大的改變。

其實(shí)，先前就有科學(xué)家說(shuō)過(guò)，到了1nm以后，量子隧道效應(yīng)就有可能導(dǎo)致半導(dǎo)體的失效，所以1nm以后，這種MP金屬柵極間距就沒(méi)有變化了。