RC抽取工藝文件(一）
掃描二維碼
隨時(shí)隨地手機(jī)看文章
最近產(chǎn)品類文章寫得偏多，回歸下技術(shù)文章，最近有朋友在問：
-
沒有qrcTechfile文件，用captable可以不？
-
沒有指定process node可以不？
先看第二問題，為什么要設(shè)置process node：
例：setDesignMode -process 40
setDesignMode [-help] [-reset] [-addPhysicalCell {hier | flat}][-congEffort {low|medium|high|auto}][-dual_rail_via_pitch min_via_pitch min_filler_via_pitch cell_boundary_spacing][-earlyClockFlow {true|false}][-expressRoute {true|false}][-flowEffort {express|standard|extreme}][-ignore_followpin_vias {true|false}][-pessimisticMode {true|false}][-powerEffort {none|low|high}] [-process integer][-slackWeighting {unityWeighting|viewBasedWeighting}]
隨著先進(jìn)工藝已經(jīng)進(jìn)入到3nm階段，EDA工具對(duì)Delay計(jì)算的準(zhǔn)確度變得十分具有挑戰(zhàn)性，Cadence設(shè)置如下表參數(shù)，通過setDesignMode -process 40可以直接全局配置Cadence相關(guān)參數(shù)為40nm模式，增強(qiáng)避免多次配置，同時(shí)提高了RC提取精度。
再看第1個(gè)問題。沒有qrcTechfile文件，用captable可以不？
歡迎加入【全棧芯片工程師】知識(shí)星球，深入探討CIS、MCU芯片設(shè)計(jì)。
-
32nm及以上工藝，要么用qrcTechfile文件，要么用captable。
-
若qrcTechfile和captable都沒有，Innovus會(huì)利用默認(rèn)工藝參數(shù)生成一個(gè)captable，但精度會(huì)差很多。
-
32nm及以下更先進(jìn)工藝則必須要qrcTechfile。
-
每個(gè)tech corner都需要一個(gè)對(duì)應(yīng)的captable/qrcTechfile
RISC-V強(qiáng)大的原子指令
UART通信協(xié)議及SoC仿真
解析異步電路設(shè)計(jì)
解析MIPI C-PHY(一）
【FPGA】記錄VIVADO SDK燒錄問題
【驗(yàn)證】怎么排查低級(jí)語法錯(cuò)誤
USB的NRZI編碼與時(shí)鐘恢復(fù)
Synopsys VCS對(duì)Verilog代碼加密
SoC芯片之PLL(一）sroute blockpin debug
DFT設(shè)計(jì)實(shí)戰(zhàn)(一）
DFT設(shè)計(jì)實(shí)戰(zhàn)(二）
DFT設(shè)計(jì)實(shí)戰(zhàn)(三）
DFT設(shè)計(jì)實(shí)戰(zhàn)(四）
DFT設(shè)計(jì)實(shí)戰(zhàn)(五）-ATPG
如何對(duì)ICG過約束：set_clock_gating_check
芯片ECO(一）
詳解GDSII文件
詳解SPEF文件
詳解SPI協(xié)議
詳解I2C協(xié)議
詳解GearBox設(shè)計(jì)原理
詳解set_clock_gating_style命令
【MCU】Cortex-M3 SoC的主棧指針
低功耗設(shè)計(jì)之Multi-Bit Cell
剖析數(shù)字后端site、track、pitch的概念
Verilog中，2'b1x和2’b0x造成的仿真器、綜合器的mismatch!
【剖析】傅里葉變換、拉普拉斯變換、Z變換
【剖析】傅里葉變換、拉普拉斯變換、Z變換(二）
芯片設(shè)計(jì)之CDC異步電路(五)
芯片設(shè)計(jì)之CDC異步電路(四)
芯片設(shè)計(jì)之CDC異步電路(三)
芯片設(shè)計(jì)之CDC異步電路(二)
芯片設(shè)計(jì)之CDC異步電路(一)
OCV分析計(jì)算
低功耗設(shè)計(jì)之Power Switch Cell
深度剖析“異步復(fù)位、同步撤離”
芯片后仿(二)
時(shí)鐘切換clk_switch
8B/10B、64B/66B編解碼(一)
8B/10B、64B/66B編解碼(二)
剖析FPGA怎么實(shí)現(xiàn)“超前進(jìn)位加法器”(一)
剖析FPGA怎么實(shí)現(xiàn)“超前進(jìn)位加法器”(二)
FPGA原型驗(yàn)證-時(shí)鐘門控的替換
行波進(jìn)位/超前進(jìn)位加法器詳解
AES加密算法(一)
Cadence Voltus-功耗分析&IR-drop(一）
Cadence Voltus-功耗分析&IR-Drop(二）
Cadence Voltus-功耗分析&IR-drop(三）
Cadence Voltus-功耗分析&IR-drop(四）
下載文檔
