在先進工藝上，臺積電今年底量產3nm工藝，2025年則是量產2nm工藝，這一代會開始使用GAA晶體管，放棄現在的FinFET晶體管技術。再往后呢?2nm之后是1.4nm工藝，Intel、臺積電及三星這三大芯片廠商也在沖刺，其中三星首個宣布2027年量產1.4nm工藝，臺積電沒說時間點，預計也是在2027年左右。

1.4nm之后就是1nm工藝了，這個節(jié)點曾經被認為是摩爾定律的物理極限，是無法實現的，但是現在芯片廠商也已經在攻關中。臺積電已經啟動了先導計劃，傳聞中的1nm晶圓廠將落戶新竹科技園下屬的桃園龍?zhí)秷@區(qū)，這意味著臺積電已經開始為1nm做規(guī)劃了，畢竟工廠需要提前一兩年建設。

不過真正量產1nm還需要很長時間，其中關鍵的設備就是下一代EUV光刻機，要升級下一代的高NA(數值孔徑)標準，從現在的0.33 NA提升到0.55 NA，更高的NA意味著更分辨率更高，是3nm之后的工藝必備的條件。

芯片越來越精微，很多人認為摩爾定律未來不久就會時效。不過，芯片廠商仍然在不斷探索物理世界的極限，從 3nm 工藝到 2nm 工藝，從 2nm 工藝到 1.4nm 工藝，再從 1.4nm 工藝到 1nm 工藝，后者被視為摩爾定律的物理極限。

10 月 31 日消息，據臺灣《工商時報》報道，繼竹科 2nm 廠之后，臺積電將啟動先導計劃，預計最新 2nm 以下(1nm)制程擬落腳新竹科學園區(qū)轄下的桃園龍?zhí)秷@區(qū)。

對此，竹科管理局長王永壯回應稱，關于個別廠商布局情況，在廠商宣布之前不便透露，但單純以龍?zhí)秷@區(qū)來說，第一期事業(yè)專用區(qū)用地已差不多滿了，第二期主要規(guī)劃為公園、綠地開放空間，未來若有新廠想要進駐、設廠，確實要展開第三期基地評估規(guī)劃工作。按照這個情況，臺積電已經為 1nm 做規(guī)劃了，正式量產 1nm 工藝可能要到 2027 年去了。

而要量產 1nm 工藝，更先進的下一代 EUV 光刻機就成為了重中之重。據悉，ASML 的下一代 EUV 光刻機試驗型號最快明年出貨，2025 年后正式量產，這基本在臺積電的節(jié)奏之中。不過，這種 EUV 光刻機的售價將達到 4 億美元以上。

各個國家地區(qū)都推出了半導體產業(yè)發(fā)展計劃，有的想要拿出巨額補貼吸引制造商投資建廠，有的則強強聯手建立更大的產業(yè)優(yōu)勢。

就像日本傳來消息，8家日本公司成立了高端芯片聯盟，計劃研發(fā)2nm芯片并成功量產，如此一來，老美恐怕得靠邊站了。這是怎樣的高端芯片聯盟呢?日企強強聯手，能實現半導體產業(yè)翻盤嗎?

巔峰時期的日本半導體有多強?可以這么說，就連美國也十分忌憚。巔峰時期，日本占據全球80%以上的半導體市場份額，來自日本的芯片遍布世界各地，不僅質量好，而且價格低。

同時期的英特爾，德州儀器，格芯等美企都不是對手，只能看著日本半導體拿下壟斷級別的市場份額。

到最后美國出手了，用不光彩的手段贏得競爭，日本半導體也一落千丈，時至今日，日本僅能生產30nm到40nm的芯片，更先進的芯片需要邀請臺積電建廠才能完成制造。

可就是這樣的一個產業(yè)情況，日本仍然不甘心，為了擺脫外界技術依賴，日本八大巨頭強強聯手，成立高端芯片聯盟。

根據11月11日傳來消息顯示，豐田、索尼、軟銀、鎧俠、NTT、電裝、三菱UFJ銀行、NEC這8家日本公司合資成立了全新的半導體公司Rapidus。

這家Rapidus公司也就是高端芯片聯盟，目標是瞄準2nm制程展開研發(fā)，并計劃在2030年之前實現2nm芯片的量產代工。8家日企聯合出資10億日元，日本方面額外提供700億日元(約35億人民幣)的補貼。

從目前的芯片制程技術上來看，1nm(納米)確實將近達到了極限!為什么這么說呢?芯片是以硅為主要材料而制造出來的，硅原子的直徑約0.23納米，再加上原子與原子之間會有間隙，每個晶胞的直徑約0.54納米(晶胞為構成晶體的最基本幾何單元)!1納米只有約2個晶胞大小。

納米也屬于長度單位，可能很多人不了解它到底有多小?毫米(mm)、厘米(cm)、米(m)大家都比較熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。單位長度由大到小排列依次為：米(m)、分米(dm)、厘米(cm)、毫米(mm)、微米(μm)、納米(nm)，1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相當于1米平均分成10億份!每一份為1nm。

XX nm制造工藝是什么概念?

芯片的制造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工藝?，F在的CPU內集成了以億為單位的晶體管，這種晶體管由源極、漏極和位于他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。

所謂的XX nm其實指的是，CPU上形成的互補氧化物金屬半導體場效應晶體管柵極的寬度，也被稱為柵長。柵長越短，則可以在相同尺寸的硅片上集成更多的晶體管——Intel曾經宣稱將柵長從130nm減小到90nm時，晶體管所占面積將減小一半;在芯片晶體管集成度相當的情況下，使用更先進的制造工藝，芯片的面積和功耗就越小，成本也越低。