全面解讀英特爾先進(jìn)封裝技術(shù)當(dāng)我們?cè)诰W(wǎng)上搜索“摩爾定律已死”短句時(shí)，會(huì)發(fā)現(xiàn)最早的日期至少是4年前，且一直被討論至今?；仡櫦呻娐钒l(fā)展這幾十個(gè)年頭，斷然少不了摩爾定律的作用，不知何時(shí)，突然遭遇“賜死”，原因也只不過為了宣揚(yáng)自家類似先進(jìn)封裝亦或者GPU（此前英偉達(dá)CEO黃仁勛稱，摩爾定律已不再適用，未來希望能依靠圖形處理器在未來數(shù)年間繼續(xù)推動(dòng)半導(dǎo)體行業(yè)發(fā)展）。

讓筆者覺得，摩爾定律這塊金字招牌，得之，可統(tǒng)領(lǐng)武林。顯然，和摩爾定律息息相關(guān)的英特爾公司是鐵定不能讓招牌易主，在后摩爾時(shí)代，英特爾在技術(shù)上更加多元化，甚至可能會(huì)加速產(chǎn)業(yè)發(fā)展。

多元化指英特爾六大技術(shù)支柱——制程&封裝、架構(gòu)、內(nèi)存&存儲(chǔ)、互連、軟件、安全。背后想法不外乎，那些單一拿“制程微縮”說話的群體，已經(jīng)很難再玩文字游戲。也讓外界重新認(rèn)識(shí)一下英特爾。

在9月4日的“英特爾先進(jìn)技術(shù)封裝技術(shù)解析會(huì)”（下簡稱“解析會(huì)”）上，來自英特爾封裝研究事業(yè)部、技術(shù)部的大咖們分享了英特爾在先進(jìn)封裝技術(shù)上的“絕技”，讓筆者瞬間忘記“制程微縮”這回事，一心撲在封裝技術(shù)上。

全局了解英特爾封裝技術(shù)

AMD創(chuàng)辦人Jerry Sanders在晶圓代工產(chǎn)業(yè)發(fā)展初期有句名言——“擁有晶圓廠才是真男人（Real men）”，如今來看，AMD一定算準(zhǔn)了將來的CEO會(huì)是一位女人。

在解析會(huì)上，英特爾并沒有引用這句話，只是說：“英特爾是一家垂直集成的IDM廠商，可以說具備六大技術(shù)優(yōu)勢當(dāng)中的全部領(lǐng)域的專門技術(shù)細(xì)節(jié)。這也給英特爾提供了無與倫比的優(yōu)勢，從晶體管再到整體系統(tǒng)層面的集成，英特爾可以說能夠提供全面的解決方案?！贝嗽挸鲎杂⑻貭柟炯瘓F(tuán)副總裁兼封裝測試技術(shù)開發(fā)部門總經(jīng)理Babak Sabi之口。但凡英特爾高層有一個(gè)會(huì)造“名言”的，那鐵定網(wǎng)紅，奈何都沉迷技術(shù)，為此研發(fā)投入高的驚人，如下圖。

本文重點(diǎn)在封裝這塊，據(jù)Babak Sabi介紹，整個(gè)過程從拿到硅晶圓開始，包括（1）晶圓級(jí)測試，選擇哪種芯片更適合這個(gè)單獨(dú)的晶圓；（2）根據(jù)硅片處理，將晶圓分割成一些更小的裸片；（3）基于已知合格芯片（KGD）的整個(gè)工作流程，確保質(zhì)量；（4）將裸片結(jié)合基板以及其他的封裝材料共同封裝；（5）對(duì)完成封裝的芯片以及基板進(jìn)行統(tǒng)一的測試；（6）在完成階段，英特爾會(huì)確保整個(gè)芯片包括封裝都會(huì)正常運(yùn)行，然后它交付給客戶了。

此外，英特爾擁有完整的表面貼裝技術(shù)（SMT）開發(fā)線，可確保所有封裝在交付客戶前經(jīng)過完整組裝和測試。

英特爾公司集團(tuán)副總裁兼封裝測試技術(shù)開發(fā)部門總經(jīng)理Babak Sabi

以上便是英特爾全部分裝技術(shù)的簡單匯總。Babak Sabi稱這是他們團(tuán)隊(duì)所負(fù)責(zé)的部分，并展示了一個(gè)非常小的芯片封裝，裸片上疊了三層，包括CPU、底層裸片、上層存儲(chǔ)器單元。筆者突然有一種將此芯片鉆個(gè)孔，串上線，戴在脖子上的沖動(dòng)。直男改變世界。

Babak Sabi總結(jié)道：“在異構(gòu)集成時(shí)代的英特爾的IDM擁有無與倫比的優(yōu)勢。其次我們的開發(fā)方案關(guān)注整體，而且又非常全面。我們希望所有的產(chǎn)品都可以非常輕松地集成在客戶的平臺(tái)上?！?

三大核心

在解析會(huì)上，英特爾提出三大技術(shù)開發(fā)目標(biāo)——低延時(shí)、高互連速度、高性能。其中的核心部分就是1，輕薄/小巧的客戶端封裝；2，高速信號(hào)；3，互連微縮——密度和間距。

關(guān)于輕薄/小巧，據(jù)英特爾院士兼技術(shù)開發(fā)部聯(lián)合總監(jiān)Ravi Mahajan介紹，傳統(tǒng)的PCB集成中，有限的互連密度帶來有限的帶寬，長互連使得功率增大，還有一個(gè)大尺寸的外形，而異構(gòu)封裝可以擁有更小的系統(tǒng)面積、更加的電壓調(diào)節(jié)效率/負(fù)載線、高速信號(hào)、降低數(shù)據(jù)時(shí)延以及多種節(jié)點(diǎn)混合集成。

英特爾院士兼技術(shù)開發(fā)部聯(lián)合總監(jiān)Ravi Mahajan

Ravi Mahajan舉例稱，一個(gè)包含CPU、GPU、電壓調(diào)節(jié)器等器件的內(nèi)存子系統(tǒng)一般大小為4000平方毫米，而使用異構(gòu)封裝，則不到700平方毫米。英特爾在2014年基于PCB板的封裝厚度為100微米左右，2015年開始實(shí)現(xiàn)無核技術(shù)，未來英特爾將實(shí)行無核、嵌入式橋接技術(shù)，可以讓系統(tǒng)變得更薄，讓芯片尺寸更小。

關(guān)于高速信號(hào)，信號(hào)傳輸會(huì)受到金屬表明粗糙度影響，使得信號(hào)被損耗。英特爾通過電介質(zhì)材料發(fā)明和金屬表面粗糙度降低損耗，使用路由/平面模板和電介質(zhì)堆棧設(shè)計(jì)IP技術(shù)來實(shí)現(xiàn)高速信號(hào)。

目前，英特爾通過先進(jìn)封裝技術(shù)已經(jīng)使得帶寬達(dá)到112Gbps，未來有望突破224Gdps。

關(guān)于高密度、高帶寬互連方面，英特爾介紹了3D互連概念，即兩個(gè)裸片堆疊在一起。如今高帶寬、低功耗、“寬且慢”的并行鏈路推動(dòng)了對(duì)高密度裸片間互連的需求。Ravi Mahajan稱，通過良好的設(shè)計(jì)，可以把整個(gè)能耗降低10%左右。這背后必須先進(jìn)封裝來配合。

在分析裸片間IO界面相關(guān)參數(shù)時(shí)，Ravi Mahajan拿出了一張與臺(tái)積電對(duì)比的表格。2014年推出了AIB高級(jí)互連走線。每平方毫米Shoreline帶寬密度可以達(dá)到130，Areal帶寬密度可以達(dá)到150。同時(shí)針腳速度會(huì)達(dá)到2.0Gbps，物理層的能耗效率是0.85。臺(tái)積電LIPINCON2的針腳速度可以達(dá)到8.0，但是它的Shoreline帶寬密度和Areal帶寬密度分別是67和198。Ravi Mahajan表示：“英特爾可以在同樣的帶寬密度條件下在功耗上做得更低，這是我們?cè)趦?nèi)部測試所得出的結(jié)果，也是英特爾MDIO的第一代產(chǎn)品?！?

從2D到3D，英特爾都有技術(shù)積累和布局。解析會(huì)上英特爾提到了幾個(gè)技術(shù)名詞。

1，EMIB

（Embedded Multi-Die Interconnect Bridge，嵌入式多核心互聯(lián)橋接）

封裝技術(shù)理念跟2.5D封裝類似，EMIB 的概念就是允許將不同制程的組件拼湊在一起，來達(dá)成更高的性價(jià)比的目的。 例如在處理器中，電路部分用不到那么先進(jìn)制程，那就依舊采用 22 納米制程生產(chǎn)即可，而承擔(dān)核心任務(wù)的芯片部分，由于需要較高的效能與較低的耗電量，則使用 10 納米或者 14 納米制程來制造。

2，F(xiàn)overos

高密度3D封裝，將多芯片封裝從單獨(dú)一個(gè)平面，變?yōu)榱Ⅲw式組合，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊。Ravi Mahajan表示，現(xiàn)在其間距可做到50微米，英特爾已有先進(jìn)技術(shù)可將其做到10微米甚至更小，這取決于系統(tǒng)的設(shè)計(jì)方法，每平方毫米IO則可以從400到10000來進(jìn)行選擇。

3，Co-EMIB

Co-EMIB是結(jié)合EMIB與Foveros的新封裝技術(shù)，同時(shí)可以讓芯片橫向拼接，同時(shí)每層橫向拼接都還是可以繼續(xù)疊高樓。據(jù)現(xiàn)場介紹，2D的EMIB現(xiàn)在可以做到55微米，英特爾現(xiàn)在可以做到30-45微米。Foveros現(xiàn)在常規(guī)做到50微米，但是在有無焊料的情況下，英特爾已經(jīng)可以做到20-35或者低于20微米。

Ravi Mahajan總結(jié)稱，EMIB、 Foveros和Co-EMIB是構(gòu)建高密度MCP的關(guān)鍵基礎(chǔ)技術(shù)。

為未來儲(chǔ)備

英特爾封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini詳細(xì)介紹了英特爾內(nèi)部為未來封裝技術(shù)開發(fā)所做的準(zhǔn)備。

英特爾封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini

Adel Elsherbini表示，封裝互連技術(shù)有兩種主要的方式，一種是把主要的相關(guān)功能在封裝上進(jìn)行集成。其中一個(gè)就是把電壓的調(diào)節(jié)單元從母板上移到封裝上，通過這種方式實(shí)現(xiàn)全面集成的電壓調(diào)節(jié)封裝。另外一個(gè)是我們稱之為SOC片上系統(tǒng)分解的方式，我們會(huì)把具備不同功能屬性的小芯片來進(jìn)行連接，并放在同一封裝里，通過這種方法我們可以實(shí)現(xiàn)接近于單晶片的特點(diǎn)性能和功能。

關(guān)于具體的微縮方向，英特爾一共提到三種，1，用于堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時(shí)也可以實(shí)現(xiàn)高密度的裸片疊加；2，全局的橫向互連。在未來隨著小芯片使用的會(huì)越來越普及，未來在小芯片集成當(dāng)中保證更高的帶寬；3，全方位互連，通過全方位互連可以實(shí)現(xiàn)之前所無法達(dá)到的3D堆疊帶來的性能。

其中提到幾個(gè)關(guān)鍵技術(shù)詞匯，分別如下：

1，高密度垂直互連（BUMPS/mm2）

主要是靠每平方毫米有多少個(gè)橋凸來進(jìn)行界定。隨著間距越來越小，信號(hào)傳導(dǎo)距離會(huì)越來越短，高密度垂直互連會(huì)帶來巨大的優(yōu)勢，因?yàn)榫唧w的信號(hào)傳導(dǎo)速度更快，時(shí)間更短，中間的串?dāng)_會(huì)更少。

英特爾的混合鍵合技術(shù)（非焊料的焊接技術(shù)），從頂部晶圓拋光，到單切、清潔，再到底部晶圓操作。整套工藝流程幫助英特爾實(shí)現(xiàn)并排互連的橋凸。

2，全橫向互連（引線/mm）

用每毫米的引線數(shù)量來衡量全橫向互連。橫向互連最需要考慮的就是直線間距，隨著直線間距越來越短，我們?cè)谕瑯用娣e下就可以安裝更多硅片，同時(shí)信號(hào)之間的傳導(dǎo)距離也會(huì)越來越短。

如今基本上會(huì)使用硅后端布線的內(nèi)容來實(shí)現(xiàn)，對(duì)此，Adel Elsherbini表示，使用有機(jī)中介層會(huì)是更好的方案，因?yàn)樗裙璧某杀靖汀５怯糜袡C(jī)物中介層會(huì)有一個(gè)巨大的弱勢，它必須進(jìn)行激光鉆孔，也就是需要比較大的焊盤。導(dǎo)致密度就會(huì)受限，進(jìn)而影響其性能。

為了解決這一挑戰(zhàn)，英特爾開發(fā)了基于光刻定義的無未對(duì)準(zhǔn)通孔（ZMV），可實(shí)現(xiàn)導(dǎo)線和通孔寬度的一致，這樣就不需要焊盤進(jìn)行連接，也不會(huì)犧牲傳導(dǎo)速度。

3，全方位互連（ODI）

常規(guī)的疊加方式下，基礎(chǔ)裸片要大于上面疊加的所有小芯片的總和，通過ODI技術(shù)可以改變這一點(diǎn)，使得兩者之間更好的協(xié)調(diào)，上下做到面積統(tǒng)一。

其中包括三大優(yōu)勢：1，上下的基礎(chǔ)裸片之間的帶寬速度依然還是非?？?；2，上面的小芯片也可以直接獲得封裝的供電，而并不需要中間的通孔，可以給帶來供電的優(yōu)勢；3，全方位互連（ODI）技術(shù)中的基礎(chǔ)裸片不用比上方搭載小芯片的面積總和更大。

解析會(huì)上英特爾全面解讀了公司封裝技術(shù)的過去現(xiàn)在和未來，看完后，也許你和我一樣，是不是早就忘掉制程這件事？