預(yù)計(jì)從20022年至2028年，物聯(lián)網(wǎng)設(shè)備的數(shù)量將會(huì)增長(zhǎng)2.3倍；這會(huì)推動(dòng)對(duì)于更高數(shù)量I/O需求、更通用I/O的需求，以及對(duì)于邊緣端安全解決方案的需求。而與之相對(duì)的，我們面臨著全球設(shè)計(jì)工程師資源的稀缺，IBS預(yù)測(cè)設(shè)計(jì)工程師的占比不足30%，且難在短時(shí)間內(nèi)得到補(bǔ)充。這意味著設(shè)計(jì)人員的工作負(fù)擔(dān)不斷加大，必須要提高設(shè)計(jì)效率。而站在供應(yīng)商的角度去觀察終端應(yīng)用市場(chǎng)，邊緣系統(tǒng)往往需要具備較長(zhǎng)的生命周期，這就意味著供應(yīng)商需要為自己的設(shè)計(jì)方案選擇具備穩(wěn)定長(zhǎng)期的供應(yīng)和維護(hù)能力的器件，這樣才能夠?qū)崿F(xiàn)更高的投入產(chǎn)出比。

而針對(duì)未來(lái)物聯(lián)網(wǎng)時(shí)代的邊緣計(jì)算設(shè)備的這些設(shè)計(jì)要求，低成本優(yōu)化型FPGA仍是最佳選擇，因?yàn)槠淠軌蛱峁└呖膳渲眯?、靈活的硬件加速 器、?速交換和低延遲操作等優(yōu)勢(shì)。但成本優(yōu)化通常會(huì)被和低端劃等號(hào)，面對(duì)本身就頗具門檻的FPGA開發(fā)，當(dāng)工程師為邊緣計(jì)算應(yīng)用選擇成本優(yōu)化的FPGA時(shí)，也應(yīng)該注重考慮選擇開發(fā)環(huán)境和資源更豐富，制程相對(duì)更高的產(chǎn)品。

作為FPGA的發(fā)明者，當(dāng)年賽靈思（現(xiàn)已并入AMD）不僅以高端FPGA產(chǎn)品線聞名，在成本優(yōu)化型的FPGA產(chǎn)品應(yīng)用上也碩果累累。自1998年Spartan系列FPGA發(fā)布至今，已經(jīng)在各行各業(yè)取得了成功，在各種智能設(shè)備中實(shí)現(xiàn)了賦能，包括：自動(dòng)體外除顫儀、手術(shù)機(jī)器人、火星探測(cè)儀等等。而總結(jié)Spartan FPGA能夠在成本優(yōu)化型FPGA這一細(xì)分中獲得成功的原因，在于其前瞻的產(chǎn)品特性，能夠滿足長(zhǎng)生命周期中應(yīng)用的前瞻需求。AMD自適應(yīng)和嵌入式計(jì)算事業(yè)部成本優(yōu)化型芯片營(yíng)銷高級(jí)經(jīng)理Rob Bauer表示：“Spartan FPGA把很多前瞻性的產(chǎn)品特性跟比較小型化的器件的尺寸規(guī)格、較低的密度和較優(yōu)化的成本進(jìn)行了出色的結(jié)合，因此備受推崇?！?

而隨著創(chuàng)新應(yīng)用的發(fā)展，傳統(tǒng)的低端FPGA已經(jīng)無(wú)法滿足新的系統(tǒng)設(shè)計(jì)需求。成本優(yōu)化型的FPGA需要包含哪些前瞻的創(chuàng)新特性，才能讓邊緣設(shè)備滿足未來(lái)的計(jì)算需求？AMD于近日發(fā)布的Spartan UltraScale+ FPGA 系列給出了答案。

新一代成本優(yōu)化型FPGA：更豐富的I/O口資源、低功耗和領(lǐng)先安全功能

據(jù)悉，新一代的Spartan UltraScale+ FPGA 系列（下文簡(jiǎn)稱SUS+）具備三大前瞻特性。一是業(yè)界極高的I/O數(shù)量和邏輯單元比，能夠?yàn)镮/O密集型應(yīng)用降低成本；二是采用了16nm FinFET工藝，相比上一代28nm器件實(shí)現(xiàn)了30%的功耗降低，并通過(guò)硬化DDR和PCIe提升了電源效率；三是提供了相比競(jìng)品更豐富的安全功能，一級(jí)獲得NIST批準(zhǔn)的后量子密碼技術(shù)。

作為新一代的成本優(yōu)化型FPGA產(chǎn)品，AMD在SUS+上提供了豐富且可靠的特性。據(jù)AMD 自適應(yīng)和嵌入式計(jì)算事業(yè)部FPGA成本優(yōu)化型產(chǎn)品組合產(chǎn)品線經(jīng)理Romisaa Samhoud介紹，來(lái)自UltraRAM存儲(chǔ)的支持，讓新產(chǎn)品在片上內(nèi)存總數(shù)上也得到了增加，同時(shí)也提供了更快的、高達(dá)16.3 Gb/s的收發(fā)器速度。其次通過(guò)PCIe4的硬化和16納米FinFET技術(shù)加持，讓SUS+有更快、更高效的數(shù)字信號(hào)處理能力，速度可以多達(dá)384個(gè)DSP48E2塊。

而談到面向未來(lái)的前瞻特性，則需要對(duì)于客戶的未來(lái)產(chǎn)品需求有著準(zhǔn)確的判斷。從來(lái)自行業(yè)客戶的反饋來(lái)看，更高的IO資源需求、更高的安全等級(jí)和對(duì)于新一代內(nèi)存標(biāo)準(zhǔn)的支持是必然需求。為此，AMD在SUS+上提供了多達(dá)572個(gè)I/O，支持3.3V電壓，且支持3.2 G MIPI D-PHY。在安全配置上，提供了后量子密碼技術(shù)（PQC）和AES-GCM，另外還有物理不可克隆功能（PUF），進(jìn)一步減少單一事件干擾（SEU）造成的威脅。同時(shí)，SUS+提供了硬化的LPDDR4和LPDDR5內(nèi)存控制器IP，能夠進(jìn)一步支持4.2G的速度，同時(shí)將整個(gè)芯片的規(guī)格尺寸微縮至了10×10毫米。

Romisaa表示，Spartan UltraScale+非常高的I/O和邏輯單元比，這對(duì)于客戶設(shè)計(jì)中的I/O擴(kuò)展、電路板管理和膠合邏輯上都是非常重要的。而SUS+上的I/O不僅數(shù)量多，還更具靈活性，這種靈活性在工業(yè)機(jī)器人等應(yīng)用中頗為重要，可以讓SUS+更方便雨各種不同的傳感器、攝像頭、機(jī)動(dòng)馬達(dá)和工業(yè)網(wǎng)絡(luò)進(jìn)行連接，從而實(shí)現(xiàn)統(tǒng)籌管理。

從實(shí)際的對(duì)比來(lái)看：新一代SUS+系列的SU10P比上一代的Sparan7系列的7S50，通過(guò)工藝演進(jìn)在更小的面積上實(shí)現(xiàn)了更高的IO資源；而新一代SUS+系列的SU55P比Artix7系列的7A100T，通過(guò)硬化控制器IP和先進(jìn)工藝實(shí)現(xiàn)了更低成本和更小面積。簡(jiǎn)言之，對(duì)于客戶而言，要實(shí)現(xiàn)同樣的設(shè)計(jì)目標(biāo)，選擇了新一代的SUS+的產(chǎn)品，就能夠節(jié)省為了構(gòu)建內(nèi)存控制器所占用的邏輯資源塊，這也意味著可以選擇更具性價(jià)比的型號(hào)配置。而且硬化IP提供了更完備的設(shè)計(jì)驗(yàn)證，減少了客戶的開發(fā)周期。此外，面積上的減少是顯而易見的，這也將幫助客戶有效節(jié)省整個(gè)架構(gòu)空間。

一致的開發(fā)工具：實(shí)現(xiàn)全平臺(tái)產(chǎn)品的全鏈條開發(fā)體驗(yàn)

成本優(yōu)化型的FPGA，他們的場(chǎng)景更多在嵌入式領(lǐng)域。而這些系統(tǒng)開發(fā)人員，往往并不具備那么高的硬件邏輯開發(fā)能力。而當(dāng)他們面對(duì)著市場(chǎng)上多種產(chǎn)品和工具時(shí)候，更是提高了其入門門檻。因此我們認(rèn)為，對(duì)于成本優(yōu)化型的FPGA而言，更需要給設(shè)計(jì)者提供有好用的、一致的設(shè)計(jì)工具、豐富的設(shè)計(jì)資源和生態(tài)支持。

在這方面，AMD VIVADO 設(shè)計(jì)工具一直居于領(lǐng)先地位。Romisaa表示，AMD是為客戶提供了一套統(tǒng)一的工具，這套工具適用于所有AMD的FPGA產(chǎn)品組合，客戶可以在從設(shè)計(jì)、仿真到調(diào)試的整個(gè)設(shè)計(jì)流程都使用它。除了一致性之外，這套工具還能夠優(yōu)化客戶的開發(fā)效率，Vivado工具套件可以產(chǎn)生值得信賴的結(jié)果：包括計(jì)件時(shí)序的模型同時(shí)能夠滿足時(shí)序要求，在不同工藝、電壓和溫度方面給客戶提供他們所想要的使用效果等。

Romisaa強(qiáng)調(diào)：“AMD VIVADO 設(shè)計(jì)工具最大的優(yōu)勢(shì)，就是我們的集成和整合。其他供應(yīng)商的現(xiàn)狀是非常分散化、碎片化的流程，但是AMD的思路，是把它做到了統(tǒng)一?！?如果客戶持續(xù)選擇AMD的FPGA產(chǎn)品，那么可以獲得來(lái)自VIVADO的一致的端到端開發(fā)體驗(yàn)，客戶只需要一次學(xué)習(xí)，就可以將經(jīng)驗(yàn)多次運(yùn)用在各種不同的產(chǎn)品中。

而除了開發(fā)上的支持外，AMD也承諾要為SUS+提供超過(guò)15年的產(chǎn)品生命周期保證。從2009年開始，AMD已經(jīng)陸續(xù)推出了5代成本優(yōu)化型FPGA產(chǎn)品，每一代的生命周期也都提供超過(guò)了15年的產(chǎn)品供貨保障。不僅于此，AMD還會(huì)與供應(yīng)商合作，針對(duì)一些產(chǎn)品在標(biāo)準(zhǔn)生命周期之外提供延長(zhǎng)的生命周期，這也進(jìn)一步幫助客戶提高了投入產(chǎn)出比。Rob表示，做出好承諾很容易，難點(diǎn)在于是否真的能夠兌付承諾，實(shí)現(xiàn)對(duì)客戶的長(zhǎng)期支持?！霸诮?0年FPGA行業(yè)深耕歷史里，可以看到我們一次又一次踐行這樣的承諾。通過(guò)收購(gòu)賽靈思，AMD現(xiàn)在有一個(gè)非常穩(wěn)健的業(yè)界履歷，能夠來(lái)持續(xù)創(chuàng)新和發(fā)展FPGA產(chǎn)品，來(lái)為這樣的承諾去繼續(xù)兌現(xiàn)?！盧ob充滿信心。

結(jié)語(yǔ)

當(dāng)我們提到成本優(yōu)化型FPGA，往往與簡(jiǎn)化邏輯資源、有限I/O和較低制造工藝聯(lián)系在一起。誠(chéng)然，在成本受限的系統(tǒng)設(shè)計(jì)中，對(duì)于價(jià)格、功耗和尺寸的要求更為敏感；但隨著一系列創(chuàng)新應(yīng)用的發(fā)展、隨著邊緣AI的深化，成本優(yōu)化型FPGA也不再與低端劃等號(hào)，而是會(huì)在滿足邊緣端側(cè)設(shè)備功耗水平基礎(chǔ)上，提供更高的功能性和靈活性。此次AMD推出的SUS+，是針對(duì)下一代、新一代的邊緣設(shè)備做設(shè)計(jì)考量的，該系列以更高的I/O數(shù)、硬化控制器、先進(jìn)的安全特性和16nm工藝等特色，成為了業(yè)界新一代成本優(yōu)化型FPGA產(chǎn)品的標(biāo)桿。