本文目錄

1.調(diào)試目標(biāo)
2.調(diào)試過程和結(jié)果
2.1. 測試方法

2.1.1 開發(fā)板原始工程測試
2.1.2 在開發(fā)板直接生成調(diào)制信號(hào)，測試TX
2.1.3 開發(fā)板自發(fā)自收測試，測試TRX環(huán)路

2.2 AD9361射頻參數(shù)配置方法

2.2.1 收發(fā)頻率以及接收增益設(shè)置
2.2.2 由Evaluation生成的腳本轉(zhuǎn)換成工程代碼

3.總結(jié)

調(diào)試目標(biāo)

打通TX到RX數(shù)據(jù)通路：在FPGA側(cè)加入調(diào)制信號(hào)S1，經(jīng)數(shù)據(jù)接口傳輸至AD9361變成成射頻信號(hào)RF1通過ANT發(fā)出；接收端收取RF1信號(hào)變成基帶信號(hào)通過數(shù)據(jù)接口傳輸?shù)紽PGA。

調(diào)試過程和結(jié)果

測試方法

開發(fā)板原始工程測試

測試條件： 開發(fā)板原始程序設(shè)置——RX端接收信號(hào)，經(jīng)過AD9361轉(zhuǎn)換成基帶信號(hào)傳輸至FPGA，F(xiàn)PGA側(cè)不做任何處理，直接將信號(hào)給到TX數(shù)據(jù)接口,傳回AD9361轉(zhuǎn)換成射頻信號(hào)經(jīng)過ANT端發(fā)出。

開發(fā)板原始程序測試連線示意圖如下：

原始程序設(shè)置接收和發(fā)射頻率都為1G,接收增益為10dB,設(shè)置方法如下：

信號(hào)源發(fā)出頻率為1G的調(diào)制信號(hào)給到開發(fā)板RX1接口，TX1連接頻譜儀，在頻譜儀觀察結(jié)果如下：

在開發(fā)板直接生成調(diào)制信號(hào)，測試TX

測試條件：不用信號(hào)源提供調(diào)制信號(hào)，在FPGA中做一個(gè)調(diào)制信號(hào)，AD9361配置與原始工程一致。

測試連線示意圖：

在FPGA側(cè)生成4倍上采樣的BPSK調(diào)制信號(hào)，經(jīng)過時(shí)鐘速率為30.72M的傳輸口進(jìn)入AD9361，在頻譜儀上觀察到的波形如下：

觀察到信號(hào)帶寬為7.5M左右，幅度在-15dbm

開發(fā)板自發(fā)自收測試，測試TRX環(huán)路

測試條件：AD9361設(shè)置成FDD模式，采用2.1.2用例中的調(diào)制信號(hào)由TX鏈路發(fā)出，RX接收TX信號(hào)解調(diào)成基帶信號(hào)傳輸至FPGA，我們?cè)贔PGA側(cè)抓取接收的信號(hào)仿真頻譜。

測試連線示意圖：

在VIVADO工具抓取的ila數(shù)據(jù)，轉(zhuǎn)換成十進(jìn)制數(shù)據(jù)如下：

-4
 -6
 -4
 -3
 -3
 -4
 -7
 -5
 -4
 -3
 -2
 -3
 -4
 -6
 -4
 -3
 -1
 5
 3
 0
 -4
 -5

可以看出，頻譜帶寬在7.5M左右，基本與2.1.2用例中TX頻譜基本能對(duì)應(yīng)。

由測試用例2.1.1、2.1.2、2.1.3結(jié)果來看，開發(fā)板發(fā)射至接收鏈路基本打通。

AD9361射頻參數(shù)配置方法

AD9361的配置通過AD936X Evaluation工具進(jìn)行，工具使用方法見下附件：

收發(fā)頻率以及接收增益設(shè)置

需要說明的是，在合佳興提供的原始程序中，頻率和接收增益被拉出來單獨(dú)設(shè)置。

設(shè)置方法：打開工程目錄 MiniTRX-Z_prj_2016.3_v1.2\src下的usb30_top.v文件，修改如下寄存器。原始程序設(shè)置接收和發(fā)射頻率都為1G,接收增益為10dB。

事實(shí)上，原始工程中將頻率和增益設(shè)置都進(jìn)行簡化了，下面對(duì)頻率設(shè)置做簡單說明。

設(shè)置收發(fā)頻率步驟：

確定本振頻率LO,本例中本振頻率為1000M HZ;
由0x005寄存器確定TX和RX VCO分頻系數(shù)，本例中0x005=11，即TX和RX VCO分頻系數(shù)Divider Value=2，確定F_RFPLL=LO*2^(Divider Value+1)=8000M
確定F_ref 。本項(xiàng)目采用外部時(shí)鐘40M,由0x2AB[D0]=1,0x2AC[D7]=1,確定F_ref=40*2=80M
確定頻率控制字。整數(shù)由11位二進(jìn)制數(shù)確定,前三位存入0x232[D2:D0]，后八位存入0x231[D7:D0]；小數(shù)部分由23位二進(jìn)制數(shù)確定，由高位到低位，分別存入0x235[D6:D0]、0x234[D7:D0]、0x233[D7:D0]。對(duì)應(yīng)關(guān)系如下：