MIO EMIO 管腳的分配是怎么樣的，PS和PL共同的MIO有哪些？我們先看看兩者的區(qū)別。

MIO

Zynq7000 系列芯片有54個MIO(multiuse I/O)，分配在GPIO的Bank0和Bank1部分，與PS端是直接相連的，所有屬于PS部分，不需要添加任何的引腳約束。

并且MIO信號對PL部分是透明的，在對MIO的操作時候，可以看作是純粹的PS端操作。

EMIO

Zynq可以配置最多63個EMIO引腳，被分配在Bank2和Bank3上，這些引腳可以配置到PL部分，也可以配置到外設的引腳上，不過這個時候需要添加約束文件指定封裝引腳。

Diagram 中Processing_System_7_0ip的Block如下：

關于Zynq最主要的硬件手冊為UG585 - Zynq-7000 SoC Technical Reference Manual

關于Zynq的軟件開發(fā)手冊為UG821 - Zynq-7000 All Programmable SoC Software Developers Guide

這些文檔在VIVADO安裝完成后會有一個DocNav

打開它會看到FPGA所有的相關文檔。勾選項參見下圖：

MIO為PS側的通用外設接口

但是說是通用外設，實際上功能是有限制的只能連接ZYNQ支持的外設，例如下圖：

zynq外接了SPI Flash 和 Eethernet控制器，當這兩個外設被選擇后，MIO[6:1]和MIO[27:16]就被占用了。在MIO Configuration頁可以看到具體的分配關系，如下圖：

硬件原理圖按照這個管腳分配將對應MIO管腳連接相應的外設就可以了。

EMIO相對更靈活一些

除了Flash和USB外設不能選擇EMIO，其它類型的外設都可以選擇，在PL側的外設管腳分配比較靈活，只要是通用IO管腳都可以分配。下圖是將ETH1分配到EMIO（同時USB0占用了與ETH1共享的MIO管腳）的配置圖：

在PL側可以將Enet1對應的信號分配到任意IO管腳上，比MIO靈活許多，只受EMIO總數量的限制（64進64出64輸出使能）。

MIO和EMIO不存在共同一說，53個MIO對應固定的53個專用管腳，EMIO的信號可以任意分配到PL側的通用IO管腳上，只需要注意相應BANK的IO電壓是否一致即可。

同一個外設(例如Enet1)同一時刻只能配置成連接MIO或EMIO，不能在運行時更改。關于MIO和EMIO的詳細描述在UG585的2.5節(jié)中。