MIO EMIO 管腳的分配是怎么樣的，PS和PL共同的MIO有哪些？我們先看看兩者的區(qū)別。

MIO

Zynq7000 系列芯片有54個(gè)MIO(multiuse I/O)，分配在GPIO的Bank0和Bank1部分，與PS端是直接相連的，所有屬于PS部分，不需要添加任何的引腳約束。

并且MIO信號(hào)對(duì)PL部分是透明的，在對(duì)MIO的操作時(shí)候，可以看作是純粹的PS端操作。

EMIO

Zynq可以配置最多63個(gè)EMIO引腳，被分配在Bank2和Bank3上，這些引腳可以配置到PL部分，也可以配置到外設(shè)的引腳上，不過這個(gè)時(shí)候需要添加約束文件指定封裝引腳。

Diagram 中Processing_System_7_0ip的Block如下：

關(guān)于Zynq最主要的硬件手冊(cè)為UG585 - Zynq-7000 SoC Technical Reference Manual

關(guān)于Zynq的軟件開發(fā)手冊(cè)為UG821 - Zynq-7000 All Programmable SoC Software Developers Guide

這些文檔在VIVADO安裝完成后會(huì)有一個(gè)DocNav

打開它會(huì)看到FPGA所有的相關(guān)文檔。勾選項(xiàng)參見下圖：

MIO為PS側(cè)的通用外設(shè)接口

但是說是通用外設(shè)，實(shí)際上功能是有限制的只能連接ZYNQ支持的外設(shè)，例如下圖：

zynq外接了SPI Flash 和 Eethernet控制器，當(dāng)這兩個(gè)外設(shè)被選擇后，MIO[6:1]和MIO[27:16]就被占用了。在MIO Configuration頁可以看到具體的分配關(guān)系，如下圖：

硬件原理圖按照這個(gè)管腳分配將對(duì)應(yīng)MIO管腳連接相應(yīng)的外設(shè)就可以了。

EMIO相對(duì)更靈活一些

除了Flash和USB外設(shè)不能選擇EMIO，其它類型的外設(shè)都可以選擇，在PL側(cè)的外設(shè)管腳分配比較靈活，只要是通用IO管腳都可以分配。下圖是將ETH1分配到EMIO（同時(shí)USB0占用了與ETH1共享的MIO管腳）的配置圖：

在PL側(cè)可以將Enet1對(duì)應(yīng)的信號(hào)分配到任意IO管腳上，比MIO靈活許多，只受EMIO總數(shù)量的限制（64進(jìn)64出64輸出使能）。

MIO和EMIO不存在共同一說，53個(gè)MIO對(duì)應(yīng)固定的53個(gè)專用管腳，EMIO的信號(hào)可以任意分配到PL側(cè)的通用IO管腳上，只需要注意相應(yīng)BANK的IO電壓是否一致即可。

同一個(gè)外設(shè)(例如Enet1)同一時(shí)刻只能配置成連接MIO或EMIO，不能在運(yùn)行時(shí)更改。關(guān)于MIO和EMIO的詳細(xì)描述在UG585的2.5節(jié)中。