簡介

TTC 包含三個(gè)獨(dú)立的定時(shí)器/計(jì)數(shù)器，PS中有兩個(gè)TTC模塊，總共有六個(gè)定時(shí)器/計(jì)數(shù)器，TTC 1 控制器可以配置為安全或非安全模式，使用nic301_addr_region_ctrl_registers.security_apb [ttc1_apb]寄存器位。TTC 控制器內(nèi)的三個(gè)定時(shí)器具有相同的安全狀態(tài)。

具體特點(diǎn)

每個(gè)三路定時(shí)器計(jì)數(shù)器都有：

• 三個(gè)獨(dú)立的 16 位預(yù)分頻器和 16 位向上/向下計(jì)數(shù)器

• 可選時(shí)鐘輸入，來自：

• 內(nèi)部 PS 總線時(shí)鐘 (CPU_1x)

• 內(nèi)部時(shí)鐘（來自 PL）

• 外部時(shí)鐘（來自 MIO）

• 三個(gè)中斷，每個(gè)計(jì)數(shù)器一個(gè)

• 溢出中斷、定期中斷或計(jì)數(shù)器匹配可編程值

• 通過 MIO 和 PL 生成波形輸出（例如，PWM）

TTC 的框圖

TTC 的框圖如圖所示，定時(shí)器/時(shí)鐘0的時(shí)鐘輸入和輸出復(fù)用由slcr.MIO_PIN_xx寄存器控制，如果未在這些寄存器中進(jìn)行選擇，則默認(rèn)值為EMIO接口。

三重計(jì)數(shù)器定時(shí)器框圖

功能描述

每個(gè)預(yù)分頻器模塊均可獨(dú)立編程以使用 PS 內(nèi)部總線時(shí)鐘 (CPU_1x)，或來自 MIO 或 PL 的外部時(shí)鐘。對(duì)于外部時(shí)鐘，SLCR 寄存器通過 MIO 或 PL 確定確切的引腳排列。然后，所選時(shí)鐘從2分頻到65536，再應(yīng)用于計(jì)數(shù)器。

計(jì)數(shù)器模塊可以向上計(jì)數(shù)或向下計(jì)數(shù)，并且可以配置為在給定的間隔內(nèi)計(jì)數(shù)，它還將三個(gè)匹配寄存器與計(jì)數(shù)器值進(jìn)行比較，如果匹配則產(chǎn)生中斷。

中斷模塊結(jié)合了各種類型的中斷：計(jì)數(shù)器間隔、計(jì)數(shù)器匹配、計(jì)數(shù)器溢出、事件定時(shí)器溢出；每種類型都可以單獨(dú)啟用。

操作模式

每個(gè)計(jì)數(shù)器模塊都可以獨(dú)立編程以在以下兩種模式中的任何一種下運(yùn)行：

• 間隔模式

計(jì)數(shù)器在 0 和間隔寄存器的值之間連續(xù)遞增或遞減，計(jì)數(shù)方向由計(jì)數(shù)器控制寄存器的 DEC 位決定，當(dāng)計(jì)數(shù)器通過零時(shí)產(chǎn)生間隔中斷，當(dāng)計(jì)數(shù)器值等于匹配寄存器之一時(shí)，將產(chǎn)生相應(yīng)的匹配中斷

• 溢出模式

計(jì)數(shù)器在 0 到 0xFFFF 之間連續(xù)遞增或遞減，計(jì)數(shù)方向由計(jì)數(shù)器控制寄存器的 DEC 位決定。當(dāng)計(jì)數(shù)器通過零時(shí)產(chǎn)生溢出中斷。，當(dāng)計(jì)數(shù)器值等于匹配寄存器之一時(shí)，會(huì)產(chǎn)生相應(yīng)的匹配中斷。

事件定時(shí)器操作

事件計(jì)時(shí)器通過在 CPU_1x 上計(jì)時(shí)的內(nèi)部（用戶不可見）16 位計(jì)數(shù)器進(jìn)行操作，該計(jì)數(shù)器：

• 在外部脈沖的非計(jì)數(shù)階段重置為 0

• 外部脈沖計(jì)數(shù)階段的增量

事件控制定時(shí)器寄存器控制內(nèi)部計(jì)數(shù)器的行為：

• E_En 位：當(dāng)為 0 時(shí)，立即將內(nèi)部計(jì)數(shù)器重置為 0，并停止遞增

• E_Lo 位：指定外部脈沖的計(jì)數(shù)相位

• E_Ov 位：指定如何處理內(nèi)部計(jì)數(shù)器溢出（在外部脈沖的計(jì)數(shù)階段）

• 當(dāng) 0：溢出導(dǎo)致 E_En 為 0（見 E_En 位描述）

• 當(dāng) 1：溢出導(dǎo)致內(nèi)部計(jì)數(shù)器回繞并繼續(xù)遞增

• 當(dāng)發(fā)生溢出時(shí)，總是會(huì)產(chǎn)生中斷（取決于通過另一個(gè)寄存器進(jìn)一步啟用）。

在外部脈沖的計(jì)數(shù)階段結(jié)束時(shí)，使用內(nèi)部計(jì)數(shù)器的非零值更新事件寄存器；因此，它顯示了外部脈沖的寬度，以 CPU_1x 的周期數(shù)衡量。

如果內(nèi)部計(jì)數(shù)器由于溢出而復(fù)位為 0，在外部脈沖的計(jì)數(shù)階段，事件寄存器將不會(huì)更新并保持上次非溢出計(jì)數(shù)操作的舊值。

編程模型

計(jì)數(shù)器使能序列

1. 選擇時(shí)鐘輸入源，設(shè)置預(yù)分頻器值（slcr.MIO_MUX_SEL寄存器，TTC 時(shí)鐘控制寄存器），在繼續(xù)執(zhí)行此步驟之前，請(qǐng)確保禁用TTC(ttc.Counter_Control_x [DIS] = 1)。

2. 設(shè)置間隔值（Interval register）。此步驟是可選的，僅適用于間隔模式。

3. 設(shè)置匹配值（Match registers）。如果要啟用匹配，則此步驟是可選的。

4. 使能中斷（Interrupt Enable register）。如果要啟用中斷，則此步驟是可選的。

5. 啟用/禁用波形輸出、啟用/禁用匹配、設(shè)置計(jì)數(shù)方向、設(shè)置模式、啟用計(jì)數(shù)器（TTC Counter Control register），此步驟啟動(dòng)計(jì)數(shù)器。

計(jì)數(shù)器停止序列

1. 回讀計(jì)數(shù)器控制寄存器的值。

2. 將 DIS 位設(shè)置為 1，同時(shí)保留其他位。

3. 寫回計(jì)數(shù)器控制寄存器。

計(jì)數(shù)器重啟序列

1. 回讀計(jì)數(shù)器控制寄存器的值。

2. 將RST位設(shè)置為1，同時(shí)保留其他位。

3. 寫回計(jì)數(shù)器控制寄存器。

事件定時(shí)器使能序列

1. 選擇外部脈沖源（slcr.MIO_MUX_SEL 寄存器），所選外部脈沖的寬度以 CPU_1x 周期測量

2. 設(shè)置溢出處理，選擇外部脈沖電平，啟用事件定時(shí)器（Event Control Timer register）。

3. 使能中斷（Interrupt Enable register）。

4. 讀取測量的寬度（Event register）。請(qǐng)注意，發(fā)生溢出時(shí)返回的值不正確。

中斷清除和應(yīng)答序列

1. 讀取中斷寄存器：讀取時(shí)清除中斷寄存器中的所有位。