1介紹

Quad-SPI 閃存控制器是位于 PS 內(nèi)的輸入/輸出外設(shè) (IOP) 的一部分，它用于訪問多位串行閃存設(shè)備，以實(shí)現(xiàn)高吞吐量和低引腳數(shù)應(yīng)用。

控制器以三種模式之一運(yùn)行：

1. I/O 模式

2. 線性尋址模式

3. 傳統(tǒng) SPI 模式

在 I/O 模式下，軟件與閃存設(shè)備協(xié)議密切交互，軟件使用四個(gè) TXD 寄存器將閃存命令和數(shù)據(jù)寫入控制器，軟件讀取包含從閃存設(shè)備接收到的數(shù)據(jù)的 RXD 寄存器。

線性尋址模式使用設(shè)備操作的子集來消除 I/O 模式讀取閃存所需的軟件開銷，線性模式利用硬件向閃存發(fā)出命令并控制從閃存總線到 AXI 接口的數(shù)據(jù)流，控制器響應(yīng) AXI 接口上的存儲器請求，就像閃存是 ROM 存儲器一樣。

在傳統(tǒng)模式下，QSPI 控制器充當(dāng)普通 SPI 控制器。

控制器可以連接到一個(gè)或兩個(gè)閃存設(shè)備，兩個(gè)器件可以并聯(lián)連接以實(shí)現(xiàn) 8 位性能，或者以堆疊的 4 位排列方式連接以最大限度地減少引腳數(shù)。

2有什么特點(diǎn)

• 用于線性尋址模式傳輸?shù)?32 位 AXI 接口

• 用于 I/O 模式傳輸?shù)?32 位 APB 接口

• Micron 和 Spansion 閃存的可編程總線協(xié)議

• 傳統(tǒng) SPI 和可擴(kuò)展性能：1x、2x、4x、8x I/O 寬度

• 靈活的 I/O

• Single SS 4-bit I/O flash 接口模式
• 雙 SS 8 位并行 I/O 閃存接口模式
• 雙 SS 4 位堆疊 I/O 閃存接口模式
• 單 SS，傳統(tǒng) SPI 接口

• 每臺設(shè)備 16 MB 尋址（兩臺設(shè)備 32 MB）

• 對于 I/O 和線性模式，設(shè)備密度高達(dá) 128 Mb，I/O 模式支持大于 128 Mb 的密度。

• I/O 模式（閃存命令和數(shù)據(jù)）

• 軟件發(fā)出指令并管理閃存操作
• FIFO 控制中斷
• 63 字 RxFIFO，63 字 TxFIFO

• 線性尋址模式（可執(zhí)行讀訪問）

• 內(nèi)存讀取和寫入由控制器解釋
• AXI 端口最多可緩沖四個(gè)讀取請求
• AXI 遞增和環(huán)繞地址函數(shù)

3系統(tǒng)觀點(diǎn)

Quad-SPI 閃存控制器是 IOP 的一部分，通過 MIO 連接到外部 SPI 閃存，如圖 12-1 所示?？刂破髦С忠坏絻蓚€(gè)存儲器。

線性地址模式的地址映射和設(shè)備匹配

當(dāng)使用單個(gè)設(shè)備時(shí)，直接內(nèi)存讀取的地址映射從 FC00_0000 開始，最大為FCFF_FFFF (16 MB)。

雙設(shè)備系統(tǒng)的地址映射取決于內(nèi)存設(shè)備和 I/O 配置，在雙設(shè)備系統(tǒng)中，Quad-SPI 設(shè)備需要來自同一供應(yīng)商，因此它們具有相同的協(xié)議。

8 位并行 I/O 配置還要求設(shè)備具有相同的容量，并行 I/O 配置的地址映射從 FC00_0000 開始，一直到組合內(nèi)存容量的地址，最大為FDFF_FFFF (32 MB)。

對于 4 位堆疊 I/O 配置，設(shè)備可以具有不同的容量，但必須具有相同的協(xié)議。

如果使用兩個(gè)不同大小的器件，賽靈思建議在較低地址使用 128 Mb 器件，在此模式下，

• QSPI 0 設(shè)備從 FC00_0000 開始，并達(dá)到最大值FCFF_FFFF (16 MB)。

• QSPI 1 設(shè)備從 FD00_0000 開始，最大為FDFF_FFFF（16 MB）。

如果第一個(gè)設(shè)備的大小小于 16 MB，那么兩個(gè)設(shè)備之間就會出現(xiàn)內(nèi)存空間空洞。

4框圖

框圖如圖所示。