日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > > ZYNQ
		


1、協(xié)議簡(jiǎn)介

zynq內(nèi)部有三種AXI總線:

(1)AXI4:主要面向高性能地址映射的需求,

(2)AXI4-LITE: 簡(jiǎn)單地吞吐映射通信總線,輕量級(jí)的地址映射單次傳輸接口,占用很少的邏輯單元

(3)AXI4-Stream: 面向高速流的數(shù)據(jù)傳輸,去掉了地址項(xiàng),允許無(wú)限制的數(shù)據(jù)突發(fā)傳輸。

AXI4及AXI4-LITE總線具有相同的組成,分為五個(gè)通道,分別為:

  • 讀地址通道,包含ARVALID, ARADDR, ARREADY信號(hào);

  • 寫地址通道,包含AWVALID,AWADDR, AWREADY信號(hào);

  • 讀數(shù)據(jù)通道,包含RVALID, RDATA, RREADY, RRESP信號(hào);

  • 寫數(shù)據(jù)通道,包含WVALID, WDATA,WSTRB, WREADY信號(hào);

  • 寫應(yīng)答通道,包含BVALID, BRESP, BREADY信號(hào);

  • 系統(tǒng)通道,包含:ACLK,ARESETN信號(hào);

ACLK 為AXI的總線時(shí)鐘,ARESETN 是AXI總線的復(fù)位信號(hào),低電平有效,讀寫數(shù)據(jù)及讀寫地址的信號(hào)寬度都為32bit;

READY和VALID是對(duì)應(yīng)的通道握手信號(hào),WSTRB為1的bit對(duì)應(yīng)WDATA有效數(shù)據(jù)字節(jié),WSTRB寬度為32bit/8=4bit;

BRESP與RRESP分別為寫回應(yīng)信號(hào),讀回應(yīng)信號(hào),寬度為2bit, 0代表成功,其它為錯(cuò)誤。

AXI協(xié)議將各個(gè)通道分開,各個(gè)通道都有自己的握手協(xié)議,且互不干擾

valid和ready信號(hào)同時(shí)為高的時(shí)候,數(shù)據(jù)有效,時(shí)序如下:

突發(fā)方式讀寫AXI-FULL

(1)讀

當(dāng)?shù)刂烦霈F(xiàn)在地址總線后,傳輸?shù)臄?shù)據(jù)將出現(xiàn)在讀數(shù)據(jù)通道上。設(shè)備保持VALID 為低直到讀數(shù)據(jù)有效。為了表明一次突發(fā)式讀寫的完成,設(shè)備用 RLAST 信號(hào)來(lái)表示該burst最后一個(gè)被傳輸?shù)臄?shù)據(jù)。

(2)寫

這一過程的開始時(shí),主機(jī)發(fā)送地址和控制信息到寫地址通道中,然后主機(jī)發(fā)送每一個(gè)寫數(shù)據(jù)到寫數(shù)據(jù)通道中。當(dāng)主機(jī)發(fā)送該burst最后一個(gè)數(shù)據(jù)時(shí),WLAST 信號(hào)就變?yōu)楦?。?dāng)設(shè)備接收完所有數(shù)據(jù)之后他將一個(gè)寫響應(yīng)發(fā)送回主機(jī)來(lái)表明寫事務(wù)完成。

AXI-STREAM總線的組成有:

  • ACLK:總線時(shí)鐘

  • ARESETN:總線復(fù)位,低電平有效

  • TREADY信號(hào):從機(jī)告訴主機(jī)做好傳輸準(zhǔn)備

  • TVALID:主告訴從數(shù)據(jù)傳輸有效

  • TDATA:數(shù)據(jù),可選寬度32,64,128,256bit

  • TUSRE:用戶自定義信號(hào),寬度128bit

時(shí)序如下:

2、 接口

ZYNQ PS中共有三種AXI接口:

(1)AXI-GP接口,4個(gè),通用AXI接口,2個(gè)32bit主設(shè)備接口,2個(gè)bit從設(shè)備接口,該接口可訪問PS的片內(nèi)外設(shè)。

(2)AXI-HP接口,4個(gè),高性能帶寬標(biāo)準(zhǔn)接口,PL模塊作為主設(shè)備連接,主要作為PL訪問PS上的存儲(chǔ)器,即DDR和OCM(on chip memory)

(3)AXI-ACP接口,1個(gè),arm多核架構(gòu)下定義的一種接口,中文翻譯為加速器一致性端口,用來(lái)管理DMA之類的不帶緩存的AXI外設(shè),PS端是Slave接口。

三種接口在PS中的位置如下圖所示:

參考

https://blog.csdn.net/choose123/article/details/80055113

https://blog.csdn.net/lkiller_hust/article/details/51344819

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
關(guān)閉