摘要

當(dāng)客戶要求穩(wěn)壓器BOM中的所有器件（包括控制器、功率級(jí)和磁元件）都有多個(gè)供應(yīng)來(lái)源時(shí)，統(tǒng)一封裝策略能夠滿足要求。然而，ADI公司并未參與價(jià)格戰(zhàn)，而是開(kāi)發(fā)了耦合電感IP來(lái)顯著提升系統(tǒng)性能，從而為客戶提供更高的系統(tǒng)價(jià)值。

引言

數(shù)據(jù)中心、人工智能(AI)和通信領(lǐng)域的許多應(yīng)用使用輸入電壓為12 V的多相降壓穩(wěn)壓器。圖1(a)顯示了常規(guī)8相降壓轉(zhuǎn)換器，其中分立電感(DL)排成一行，間距為業(yè)界典型的8.3 mm/相。圖1(b)顯示了采用相同布局的替代解決方案，其中分立磁元件被替換為兩個(gè)4相耦合電感(CL)。

需要思考的是，客戶為什么會(huì)選擇這個(gè)替代方案？而 ADI 開(kāi)發(fā)這套獨(dú)特解決方案背后的動(dòng)機(jī)又是什么，僅僅是為了與眾不同嗎？答案是CL的品質(zhì)因數(shù)(FOM)顯著增加，可以根據(jù)客戶的不同優(yōu)先級(jí)進(jìn)行調(diào)整。統(tǒng)一封裝(CF)策略意味著所有器件的占用空間都相同。所以，當(dāng)解決方案尺寸相同時(shí)，優(yōu)化的重點(diǎn)將放在提高效率上。

對(duì)于DL和CL，應(yīng)考慮它們的基本原理和主要區(qū)別。常規(guī)降壓轉(zhuǎn)換器各相的電流紋波可由公式1求出，其中占空比為D = VO/VIN，VO為輸出電壓，VIN為輸入電壓，L為電感值，F(xiàn)s為開(kāi)關(guān)頻率。

圖1.8相降壓穩(wěn)壓器，間距為8.3 mm/相，帶有(a)分立電感和(b)兩個(gè)4相耦合電感。

或者，漏感為L(zhǎng)k且互感為L(zhǎng)m的耦合電感中的電流紋波可表示為公式2。1 FOM用公式3表示，其中Nph為耦合相數(shù)，ρ為耦合系數(shù)（公式4），j為運(yùn)行指數(shù)，定義了占空比的適用區(qū)間（公式5）。

通過(guò)比較公式1和公式2可知，F(xiàn)OM是主要區(qū)分因素，展現(xiàn)了CL在電流紋波消除方面要優(yōu)于DL。FOM的值取決于多個(gè)因素，而在CL中，F(xiàn)OM值通?？梢院艽?，意味著性能大幅提升。不過(guò)，單靠FOM優(yōu)勢(shì)本身，并不能保證很大的性能差異。系統(tǒng)必須根據(jù)所需的優(yōu)先級(jí)，有意識(shí)地利用增加的FOM所帶來(lái)的優(yōu)勢(shì)。

CL優(yōu)化

從VIN = 12 V至VO = 1 V參考設(shè)計(jì)開(kāi)始，其中DL = 100 nH提供了基線性能，針對(duì)耦合系數(shù)Lm/Lk的幾個(gè)實(shí)際合理的值，繪制了Nph = 4構(gòu)建模塊的CL FOM，如圖2所示。紅色曲線Lm/Lk = 0表示分立電感的FOM = 1基線。這里的目標(biāo)是保持相同的瞬態(tài)性能和相同的輸出電容槽Co，因此為CL泄漏選擇了相同的100 nH值。如文章“解決耦合電感中的磁芯損耗問(wèn)題”2和視頻“耦合電感的基礎(chǔ)知識(shí)和優(yōu)勢(shì)”1所示，并且在圖2中可以清楚看到，理想情況下，Lm值應(yīng)盡可能高，使耦合系數(shù)最大化（公式4），從而增加FOM。在給定尺寸（h = 12 mm，相位間距8.3 mm/ph）下，合理的Lm = 260 nH可通過(guò)極其保守的Isat = 25 A實(shí)現(xiàn)，這與允許的相位間電流不平衡有關(guān)。請(qǐng)注意，CL的負(fù)載能力由Lk的Isat定義，在該CL設(shè)計(jì)中，Isat為每相>100 A（105°C時(shí)），超過(guò)DL Isat額定值。

12 V至1 V應(yīng)用對(duì)應(yīng)的占空比范圍約為D~0.083。對(duì)于保守的Lm/Lk = 2.6，圖2中的FOM > 2.5，表明CL中的Fs可輕松降低二分之一，以保持較低的電流紋波。由于與開(kāi)關(guān)頻率成比例的幾種損耗將降低，因此這應(yīng)該能顯著提高效率。

增加Lm通常有利于減少電流紋波，但圖3表明Lm = 260 nH能夠?qū)崿F(xiàn)大部分電流紋波消除的好處，且不會(huì)出現(xiàn)回報(bào)遞減的情況（回報(bào)遞減是指進(jìn)一步增加Lm帶來(lái)的改善非常有限）。

圖2.針對(duì)一些不同Lm/Lk值，4相CL的FOM與占空比D的函數(shù)關(guān)系。突出顯示了目標(biāo)區(qū)域。

圖3.VIN = 12 V、VO = 1 V且Fs = 800 kHz條件下，DL = 100 nH和CL = 4× 100 nH時(shí)的電流紋波與Lm的函數(shù)關(guān)系。

圖4.VIN = 12 V條件下，DL = 100 nH (800 kHz)和CL = 4× 100 nH (800 kHz, 400 kHz)時(shí)的電流紋波與VO的函數(shù)關(guān)系。

圖4繪制了相應(yīng)的電流紋波，比較了VIN = 12 V和Fs = 800 kHz條件下的基線設(shè)計(jì)DL = 100 nH與建議的四相CL = 4× 100 nH (Lm = 260 nH)。顯然，CL解決方案可以在Fs = 400 kHz時(shí)而不是800 kHz時(shí)運(yùn)行，并且與800 kHz條件下的DL = 100 nH相比，仍具有較小的電流紋波。峰峰值紋波較小，意味著所有電路波形的均方根值也會(huì)較小，包含傳導(dǎo)損耗。主要的效率提升將來(lái)自于Fs減少二分之一，意味著開(kāi)關(guān)損耗、FET體二極管的死區(qū)時(shí)間損耗、反向恢復(fù)、柵極驅(qū)動(dòng)損耗等將大幅減少。請(qǐng)注意，最顯著的效率改進(jìn)將出現(xiàn)在輕載條件下，此時(shí)交流損耗更為明顯。然而，一些損耗（例如開(kāi)關(guān)轉(zhuǎn)換過(guò)程中的電壓和電流重疊）與負(fù)載電流成比例，因此效率提升在滿載時(shí)也將顯而易見(jiàn)。

開(kāi)發(fā)的4× 100 nH耦合電感如圖5所示。請(qǐng)注意，引腳布置符合DL占用空間要求，兼容多個(gè)來(lái)源和替代方案。

圖5.開(kāi)發(fā)的CL = 4× 100 nH，33.5 mm × 10 mm × 12 mm。

實(shí)驗(yàn)結(jié)果

四相降壓轉(zhuǎn)換器的瞬態(tài)性能如圖6所示，比較了8相DL = 100 nH (600 kHz)和2× CL = 4× 100 nH (400 kHz)的波形。正如預(yù)期的那樣，相同的電流擺率和相同的輸出電容導(dǎo)致瞬態(tài)性能相似。由于一個(gè)相位的占空比瞬態(tài)變化會(huì)導(dǎo)致所有相位電流同時(shí)變化，因此耦合相位能夠有效增加反饋環(huán)路的相位裕量，再加上多相拓?fù)?，能夠緩解因CL開(kāi)關(guān)頻率降低而造成的潛在反饋帶寬降低。

圖7顯示了不同開(kāi)關(guān)頻率下的相應(yīng)效率比較，其中虛線表示DL，實(shí)線表示CL。在高開(kāi)關(guān)頻率下，CL和DL的電流紋波都不顯著，因此效率相似。但由于CL具有明顯的電流紋波優(yōu)勢(shì)，所以降低CL的Fs會(huì)令整體損耗大幅減少，且電流紋波增加不會(huì)對(duì)其造成太大的影響。DL解決方案的效率也隨著Fs的降低而提高，但速度會(huì)越來(lái)越慢，因?yàn)檫^(guò)大的電流紋波會(huì)使波形的均方根值變差，并導(dǎo)致磁芯損耗和ACR損耗呈非線性增加。因此，與DL相比，CL具有明顯的效率優(yōu)勢(shì)：峰值時(shí)為1%，滿載時(shí)為0.5%。相關(guān)熱性能也有所改善。

圖6.135 A負(fù)載階躍下，VIN = 12 V、VO = 0.9 V時(shí)，8相DL = 100 nH (600 kHz)和2× CL = 4× 100 nH (400 kHz)的瞬態(tài)性能。電路板相同，Co相同，條件相同。

圖7.8相DL = 100 nH（虛線）和采用統(tǒng)一封裝策略的2× CL = 4× 100 nH（實(shí)線）設(shè)計(jì)的測(cè)量效率比較，VIN = 12 V，VO = 0.9 V。

結(jié)論

根據(jù)統(tǒng)一封裝(CF)策略，用于替代分立電感的CL解決方案在設(shè)計(jì)時(shí)采用相同的占用空間和總體尺寸，可作為12 V至~1 V應(yīng)用的4相構(gòu)建模塊。通過(guò)利用CL的優(yōu)勢(shì)，效率得到顯著提升，同時(shí)保留了瞬態(tài)性能。實(shí)驗(yàn)結(jié)果證實(shí)了基于FOM的設(shè)計(jì)和優(yōu)化策略。

已實(shí)現(xiàn)的整體性能提升說(shuō)明了ADI IP在耦合電感方面的優(yōu)勢(shì)。

參考文獻(xiàn)

1 Alexandr Ikriannikov，“耦合電感的基礎(chǔ)知識(shí)和優(yōu)勢(shì)”，Maxim Integrated，2021年8月。

2 Alexandr Ikriannikov和Di Yao，“Addressing Core Loss in Coupled Inductors”，Electronic Design News，2016年12月。

3 Aaron M. Schultz和Charles R. Sullivan，“Voltage Converter with Coupled Inductive Windings, and Associated Methods”，美國(guó)專利6,362,986，2001年3月。

4 Jieli Li，“Coupled Inductor Design in DC-DC Converters”，碩士論文，達(dá)特茅斯學(xué)院，2002年。

5 Pit-Leong Wong、Peng Xu、Bo Yang和Fred C. Lee，“Performance Improvements of Interleaving VRMs with Coupling Inductors”，《IEEE電源電子會(huì)刊》，第16卷第4期，2001年7月。

6 Yan Dong，“Investigation of Multiphase Coupled-Inductor Buck Converters in Point-of-Load Applications”，博士論文，弗吉尼亞理工學(xué)院暨州立大學(xué)，2009年。

7 Alexandr Ikriannikov，“Coupled Inductor with Improved Leakage Inductance Control”，美國(guó)專利8,102,233，2009年8月。

8 Alexandr Ikriannikov，“Evolution and Comparison of Magnetics for the Multiphase DC-DC Applications”，IEEE應(yīng)用電源電子大會(huì)的行業(yè)分會(huì)，2023年3月。

9 Alexandr Ikriannikov和Di Yao，“Converters with Multiphase Magnetics:TLVR vs. CL and the Novel Optimized Structure”，PCIM Europe 2023；電源電子、智能運(yùn)動(dòng)、可再生能源和能源管理的國(guó)際展覽和會(huì)議，2023年5月。

10 Alexandr Ikriannikov和B. Xiao，“Generalized FOM for Multiphase Converters with Inductors”，IEEE能源轉(zhuǎn)換大會(huì)暨博覽會(huì)(ECCE)，2023年10月。