開(kāi)關(guān)電源設(shè)計(jì)中減小EMI(電磁干擾)的核心方法包括優(yōu)化開(kāi)關(guān)頻率、采用軟開(kāi)關(guān)技術(shù)、合理布局PCB、使用濾波器和屏蔽措施等。以下是具體措施：

優(yōu)化開(kāi)關(guān)頻率

選擇避開(kāi)傳導(dǎo)測(cè)試頻段(如150kHz-30MHz)的開(kāi)關(guān)頻率，例如130kHz。 ?

采用頻率抖動(dòng)技術(shù)分散能量，降低低頻段EMI。 ?

降低開(kāi)關(guān)速度與寄生參數(shù)影響

降低開(kāi)關(guān)速度以減小di/dt和dv/dt，抑制高頻EMI。 ?

優(yōu)化PCB布局，縮短高頻電流回路面積，減少寄生電容和電感。 ?

軟開(kāi)關(guān)與寬禁帶器件

采用零電壓開(kāi)關(guān)(ZVS)或零電流開(kāi)關(guān)(ZCS)技術(shù)，減少開(kāi)關(guān)損耗和干擾。 ?

使用碳化硅(SiC)或氮化鎵(GaN)等寬禁帶半導(dǎo)體器件，降低開(kāi)關(guān)噪聲。 ?

濾波與屏蔽

輸入/輸出端加裝EMC濾波器，抑制傳導(dǎo)干擾。 ?

對(duì)高頻變壓器等元件加裝銅箔屏蔽罩并接地，減少輻射干擾。 ?

元件選型與緩沖電路

選用低反向恢復(fù)二極管(如肖特基二極管)和低ESR/ESL電容。 ?

在二極管兩端并聯(lián)RC吸收電路，抑制反向恢復(fù)電流產(chǎn)生的干擾。 ?

布局與接地

分區(qū)布局電源電路，隔離噪聲源與敏感元件。 ?

采用獨(dú)立地線和電源線，避免地線回路干擾。 ?

電磁干擾，簡(jiǎn)稱(chēng)EMI，是指電磁波在空間中傳播時(shí)，對(duì)其他電子設(shè)備或系統(tǒng)產(chǎn)生的不良影響。這種影響可能導(dǎo)致設(shè)備性能下降、數(shù)據(jù)傳輸錯(cuò)誤，甚至設(shè)備完全失效。因此，了解并掌握降低EMI的策略至關(guān)重要。

電磁干擾，簡(jiǎn)稱(chēng)EMI，是指系統(tǒng)中的電磁噪聲通過(guò)輻射或感應(yīng)方式對(duì)其他電子設(shè)備或系統(tǒng)產(chǎn)生的不良影響。這種影響在許多電磁電路組件中都很常見(jiàn)，而直流電機(jī)便是其中之一。它們常常成為潛在的噪聲源，能夠產(chǎn)生共模電流，進(jìn)而導(dǎo)致設(shè)備性能下降、數(shù)據(jù)傳輸錯(cuò)誤，甚至系統(tǒng)完全失效。因此，了解并采取措施降低電磁干擾顯得尤為重要。

在設(shè)計(jì)開(kāi)關(guān)電源時(shí)，電磁干擾(EMI)是一個(gè)不可忽視的問(wèn)題。隨著越來(lái)越多的應(yīng)用需要滿(mǎn)足EMI標(biāo)準(zhǔn)以獲得商業(yè)轉(zhuǎn)售批準(zhǔn)，如何有效降低EMI成為了關(guān)鍵。開(kāi)關(guān)電源中的電子開(kāi)關(guān)會(huì)產(chǎn)生EMI，這些干擾可能通過(guò)輻射方式傳播。為了深入了解這一問(wèn)題并找到解決方案，本文將探討開(kāi)關(guān)電源中EMI的來(lái)源，并介紹減輕EMI的方法或技術(shù)。同時(shí)，我們還將探討電源模塊如何助力降低EMI。

首先，我們必須明確開(kāi)關(guān)電源中EMI的來(lái)源。交流電在電導(dǎo)體中流動(dòng)時(shí)，會(huì)依據(jù)麥克斯韋方程組產(chǎn)生電磁場(chǎng)。這種場(chǎng)效應(yīng)不僅存在于每個(gè)電導(dǎo)體中，還可能形成振蕩電路，從而以特定頻率將電磁能輻射到空間中。這種振蕩電路既可能發(fā)射電磁能，也可能接收電磁能，類(lèi)似于天線的功能。然而，并非所有應(yīng)用都希望或需要這種天線效應(yīng)，因?yàn)樗赡軙?huì)對(duì)其他應(yīng)用產(chǎn)生干擾，例如影響AM頻段。這種干擾被稱(chēng)為EMI，對(duì)開(kāi)關(guān)電源的功能和性能構(gòu)成了挑戰(zhàn)。

為了應(yīng)對(duì)這一挑戰(zhàn)，我們需要采取措施最大限度地減少EMI源。國(guó)際無(wú)線電干擾特別委員會(huì)(CISPR)制定了一系列標(biāo)準(zhǔn)，如CISPR 25和CISPR 22，為不同應(yīng)用提供了指導(dǎo)。那么，如何有效地降低電源設(shè)計(jì)的輻射EMI呢?一種方法是使用金屬對(duì)開(kāi)關(guān)電源進(jìn)行全面屏蔽，但這種方法在許多應(yīng)用中可能因成本或空間限制而不可行。另一種更實(shí)用的方法是優(yōu)化和減少EMI源。

在探討降低EMI的方法時(shí)，我們特別關(guān)注了減小布局中的電流環(huán)路。電流環(huán)路是產(chǎn)生EMI的一個(gè)重要因素，通過(guò)優(yōu)化布局和設(shè)計(jì)，我們可以有效地減小這些環(huán)路，從而降低EMI的水平。這一策略不僅適用于開(kāi)關(guān)電源的設(shè)計(jì)，也對(duì)于提高整個(gè)電源系統(tǒng)的性能和可靠性具有重要意義。

綜上所述，了解開(kāi)關(guān)電源中EMI的來(lái)源并采取相應(yīng)的降低措施是至關(guān)重要的。通過(guò)優(yōu)化設(shè)計(jì)、減小電流環(huán)路以及合理利用電源模塊等技術(shù)手段，我們可以有效地降低EMI水平，確保開(kāi)關(guān)電源在各種應(yīng)用中都能穩(wěn)定、高效地工作。

在開(kāi)關(guān)電源的工作過(guò)程中，它們以高速頻率(從幾百千赫到幾兆赫)打開(kāi)和關(guān)閉輸入電壓，從而實(shí)現(xiàn)了電能的高效轉(zhuǎn)換。然而，這一轉(zhuǎn)換過(guò)程并非毫無(wú)影響，它會(huì)產(chǎn)生急劇的電流變化(dI/dt)和電壓變化(dV/dt)。根據(jù)麥克斯韋方程組，這些變化會(huì)激發(fā)出交變電磁場(chǎng)。這些磁場(chǎng)以原點(diǎn)為中心，向四周徑向擴(kuò)散，其強(qiáng)度隨著距離的增加而逐漸減弱。

合理的元件選擇與布局

選擇具有低EMI特性的元件，如低噪聲放大器、濾波器等，并使用帶有屏蔽罩的元件以減少電磁干擾的影響。同時(shí)，將高頻電路和低頻電路分區(qū)布局，減少相互影響，高噪聲電路和敏感電路盡量遠(yuǎn)離。

走線優(yōu)化

關(guān)鍵信號(hào)線應(yīng)盡量短和直，避免形成大的回路面積。高速信號(hào)線應(yīng)采用差分走線，以減少共模干擾。走線時(shí)，應(yīng)使用45°折線而不是90°折線，以減少高頻信號(hào)對(duì)外的發(fā)射與耦合。

鋪銅處理

在PCB的關(guān)鍵區(qū)域鋪設(shè)大面積的接地銅箔，以提供一個(gè)良好的低阻抗地平面，有助于減小信號(hào)間的干擾。

濾波和去耦

在電源輸入端和關(guān)鍵節(jié)點(diǎn)添加濾波電路，如LC濾波器、鐵氧體磁珠等，可以有效抑制高頻噪聲。在每個(gè)IC的電源引腳附近放置去耦電容，通常選擇0.1μF和100nF的電容組合來(lái)過(guò)濾不同頻段的噪聲。

接地設(shè)計(jì)

在多層PCB中，確保至少有一層完整的地平面，以提供良好的EMI抑制效果。對(duì)于不同信號(hào)采取不同接地方式，避免把所有接地采取同一接地點(diǎn)。

屏蔽措施

使用金屬屏蔽盒包裹高頻電路，防止其對(duì)外部產(chǎn)生電磁輻射。對(duì)于長(zhǎng)距離傳輸?shù)年P(guān)鍵信號(hào)，可以使用屏蔽電纜以減少外界干擾。

時(shí)序控制和同步

盡量使用同步時(shí)鐘以減少不同電路塊之間的相位差異，降低電磁干擾。控制高速開(kāi)關(guān)信號(hào)的上升和下降時(shí)間，避免尖銳的邊沿產(chǎn)生高頻噪聲。

電感和電容的布局

電感的寄生并聯(lián)電容應(yīng)盡量小，電感引腳焊盤(pán)之間的距離越遠(yuǎn)越好，以減少寄生電容對(duì)EMI的影響。旁路瓷片電容器的電容不能太大，而它的寄生串聯(lián)電感應(yīng)盡量小，多個(gè)電容并聯(lián)能改善電容的阻抗特性。

高頻環(huán)路的面積

高頻環(huán)路的面積應(yīng)盡可能減小，以減少輻射EMI的水平。

過(guò)孔放置

過(guò)孔放置不應(yīng)破壞高頻電流在地層上的路徑，以保持地層的完整性，減少干擾。

通過(guò)上述布線技巧，我們可以在設(shè)計(jì)階段就有效降低開(kāi)關(guān)電源的EMI，提高電源的穩(wěn)定性和可靠性。這些技巧不僅有助于滿(mǎn)足電磁兼容性標(biāo)準(zhǔn)，還能提升產(chǎn)品的整體性能。

電子設(shè)備在運(yùn)作過(guò)程中，常常會(huì)受到電磁波的干擾，導(dǎo)致信號(hào)不穩(wěn)定乃至設(shè)備故障。在PCB設(shè)計(jì)領(lǐng)域，如何有效減少這些干擾成為了核心議題。本文將深入探討PCB設(shè)計(jì)中的多種抗干擾技術(shù)，并結(jié)合實(shí)用的設(shè)計(jì)規(guī)則，如3W原則和20H規(guī)則，以助您在實(shí)際設(shè)計(jì)中更好地應(yīng)對(duì)電磁干擾(EMI)問(wèn)題。

電磁干擾的根源與影響

PCB設(shè)計(jì)中的電磁干擾主要源自三個(gè)方面：輻射干擾、傳導(dǎo)干擾以及共模干擾。輻射干擾指電路中的高頻信號(hào)通過(guò)PCB布線及元器件向外發(fā)射電磁波，從而干擾周邊電子設(shè)備;傳導(dǎo)干擾則是通過(guò)電源線、信號(hào)線、地線等路徑在電路板內(nèi)傳輸?shù)母蓴_;而共模干擾則多發(fā)生在多條信號(hào)線之間的噪聲耦合，通常與共地或接地不良有關(guān)。這些干擾不僅損害PCB本身的性能，還可能對(duì)其他設(shè)備造成不利影響。因此，在PCB設(shè)計(jì)過(guò)程中采取適當(dāng)?shù)目垢蓴_措施顯得尤為重要。

PCB抗干擾技術(shù)的核心設(shè)計(jì)策略

精心的布局與走線設(shè)計(jì)

1 分區(qū)布局

在PCB設(shè)計(jì)中，根據(jù)電路的不同功能進(jìn)行合理的元器件分區(qū)布局是至關(guān)重要的。通常，PCB會(huì)被劃分為電源區(qū)、信號(hào)處理區(qū)、模擬電路區(qū)和數(shù)字電路區(qū)。為了降低數(shù)字電路產(chǎn)生的高頻噪聲對(duì)模擬信號(hào)的干擾，這些區(qū)域應(yīng)當(dāng)被恰當(dāng)分隔。同時(shí)，在電源區(qū)和敏感區(qū)域之間加入屏蔽層或?yàn)V波元件，可以進(jìn)一步強(qiáng)化電磁干擾的降低效果。

2 信號(hào)走線的優(yōu)化策略

在PCB設(shè)計(jì)中，信號(hào)走線的優(yōu)化是抗干擾技術(shù)的關(guān)鍵一環(huán)。為減少信號(hào)間的耦合干擾，應(yīng)盡可能避免長(zhǎng)距離并行走線，特別是對(duì)于高速信號(hào)線，其布局不當(dāng)極易產(chǎn)生電磁輻射，進(jìn)而干擾其他信號(hào)。此外，應(yīng)用3W原則也是優(yōu)化信號(hào)走線的重要手段。3W原則強(qiáng)調(diào)，信號(hào)線與信號(hào)線之間的距離應(yīng)至少為3倍的信號(hào)線寬度。遵循這一原則，可以顯著降低信號(hào)線間的電磁耦合，從而減少干擾的傳導(dǎo)。

3 差分信號(hào)與等長(zhǎng)走線

對(duì)于高速差分信號(hào)，如USB、HDMI等，其傳輸效果的關(guān)鍵在于差分對(duì)的兩條信號(hào)線是否緊密平行且等長(zhǎng)。差分信號(hào)的獨(dú)特之處在于，兩條線上的噪聲能夠相互抵消，從而增強(qiáng)了抗干擾能力。然而，若兩條信號(hào)線的長(zhǎng)度存在差異，將會(huì)導(dǎo)致時(shí)序偏差，進(jìn)而損害信號(hào)的完整性。因此，在設(shè)計(jì)和布局時(shí)，必須確保差分信號(hào)的等長(zhǎng)設(shè)計(jì)得到嚴(yán)格遵守。

接地設(shè)計(jì)與20H規(guī)則

1 多點(diǎn)接地與單點(diǎn)接地

在接地策略上，低頻電路常采用單點(diǎn)接地法，即所有電路的接地點(diǎn)都匯集到一個(gè)共同的接地參考點(diǎn)上。這種方法有助于減少接地環(huán)路噪聲的影響。而對(duì)于高頻電路，則更適合采用多點(diǎn)接地方式，因?yàn)樗苡行Эs短高頻電流的回流路徑，進(jìn)而降低因接地不良而產(chǎn)生的高頻輻射噪聲。

2 20H規(guī)則的應(yīng)用

20H規(guī)則是電源層與地層設(shè)計(jì)時(shí)的重要指南。它規(guī)定電源層的邊緣應(yīng)向內(nèi)縮進(jìn)20倍的層間距(H)，以減少電源層邊緣的電磁輻射干擾。例如，當(dāng)電源層與地層的距離設(shè)定為1mm時(shí)，電源層邊緣應(yīng)向內(nèi)縮進(jìn)20mm。這一設(shè)計(jì)原則對(duì)于降低電磁干擾至關(guān)重要。

屏蔽與濾波技術(shù)

1 電磁屏蔽的實(shí)施

在PCB設(shè)計(jì)中，特別是對(duì)于射頻(RF)電路或高速數(shù)字電路，電磁屏蔽是一種有效的干擾隔離措施。通過(guò)使用金屬屏蔽罩或屏蔽層，可以有效地阻隔外界電磁干擾，同時(shí)防止高頻信號(hào)向外輻射，確保周?chē)娐返姆€(wěn)定性。

2 電源濾波設(shè)計(jì)

電源是電路中的主要干擾源之一。為了抑制高頻噪聲，可以在電源線上加裝去耦電容。通常，在電源輸入處會(huì)放置適當(dāng)容量的電容組合，如1μF和10μF的電容，以濾除高頻和低頻噪聲。此外，還可以通過(guò)增加磁珠或?yàn)V波電感來(lái)進(jìn)一步降低高頻干擾的影響。

PCB的層數(shù)與板厚設(shè)計(jì)

1 增加PCB層數(shù)

在高速電路設(shè)計(jì)中，采用多層PCB是降低干擾的重要手段。通過(guò)為電源、信號(hào)和接地分別設(shè)置專(zhuān)門(mén)的層，可以顯著減少層間的耦合干擾，并確保信號(hào)的完整性。此外，多層設(shè)計(jì)還能增強(qiáng)電源和平面間的分布電容，從而有助于抑制高頻噪聲。

2 控制PCB板厚與尺寸

合理控制PCB的板厚和尺寸也是減少電磁輻射干擾的關(guān)鍵。較厚的板材能提供更佳的電磁屏蔽效果，特別是在高頻電路中，板厚對(duì)干擾抑制能力的影響尤為顯著。同時(shí)，恰當(dāng)?shù)陌宄叽缒軌蚩s短信號(hào)線的長(zhǎng)度，從而降低電磁干擾的風(fēng)險(xiǎn)。

關(guān)鍵信號(hào)的保護(hù)措施

1 關(guān)鍵信號(hào)線的屏蔽

對(duì)于特別敏感或高速的信號(hào)，PCB設(shè)計(jì)中應(yīng)采取屏蔽措施。例如，可以將關(guān)鍵信號(hào)線與接地線平行布線，利用地線來(lái)屏蔽電磁輻射。

2 信號(hào)終端匹配

高速信號(hào)在傳輸過(guò)程中可能產(chǎn)生反射，影響信號(hào)的完整性。因此，對(duì)于高速信號(hào)線，應(yīng)加入適當(dāng)?shù)慕K端匹配電阻，以消除反射并減小電磁干擾。