1聲發(fā)射檢測(cè)系統(tǒng)

　　聲發(fā)射技術(shù)是根據(jù)結(jié)構(gòu)內(nèi)部發(fā)出的應(yīng)力波，判斷結(jié)構(gòu)內(nèi)部損傷程度的一種有效的動(dòng)態(tài)無(wú)損檢測(cè)技術(shù)。

　　從對(duì)車(chē)輛懸掛系統(tǒng)進(jìn)行動(dòng)態(tài)無(wú)損檢測(cè)的要求出發(fā)，為了節(jié)約成本，我們自行研制了一套聲發(fā)射檢測(cè)系統(tǒng)。系統(tǒng)框圖如圖1所示。

　　聲發(fā)射傳感器輸出的信號(hào)為電荷信號(hào)，一般低至微伏數(shù)量級(jí)，這樣微弱的信號(hào)，若經(jīng)過(guò)長(zhǎng)距離傳輸，信噪比必然降低。因此靠近傳感器部分要設(shè)置前置電路，將信號(hào)提高30～60dB。聲發(fā)射傳感器的輸出阻抗較高，要求前置放大器具有阻抗匹配的功能，具備抗電沖擊的保護(hù)能力和阻塞現(xiàn)象的恢復(fù)能力，并須具有比較大的輸出動(dòng)態(tài)范圍。

　　在聲發(fā)射檢測(cè)工作中，為了避免噪聲的影響，必須有帶通濾波器單元，用以選擇合適的“頻率窗口”。濾波器的工作頻率根據(jù)環(huán)境噪聲及材料本身聲發(fā)射信號(hào)的頻率特性來(lái)確定。若系統(tǒng)的工作頻率為f，需要確定頻率窗口的寬度，即相對(duì)帶寬Δf/f。若Δf/f太寬，易于引入外界噪聲，失去了濾波作用；若Δf/f太窄，檢測(cè)到的聲發(fā)射信號(hào)太少，降低了檢測(cè)靈敏度。因此一般采用Δf=±(0.1～0.2)f。此外，在確定濾波器的工作頻率時(shí)，應(yīng)注意濾波器的通頻帶要與換能器的諧振頻率相匹配。

　　本文中選用的聲發(fā)射傳感器工作頻率為120kHz，因此，設(shè)計(jì)一個(gè)工作頻率為120kHz±10kHz，增益為35dB的有源帶通濾波器即可滿(mǎn)足使用要求。

　　2基于ispPAC可編程器件的前置電路設(shè)計(jì)

　　可編程模擬電路的開(kāi)發(fā)軟件PAC Designer中含有一個(gè)宏，專(zhuān)門(mén)用于濾波器的設(shè)計(jì)，只要輸入f0、Q等參數(shù)，即可自動(dòng)產(chǎn)生雙二階濾波器電路，設(shè)置增益和相應(yīng)的電容值。開(kāi)發(fā)軟件中還有一個(gè)模擬器，用于模擬濾波器的幅頻和相頻特性。圖2為在ispPAC的開(kāi)發(fā)軟件PAC Designer圖形設(shè)計(jì)輸入環(huán)境下，設(shè)計(jì)的有源帶通濾波器電路。圖3、圖4為幅頻和相頻特性仿真結(jié)果。

　　根據(jù)聲發(fā)射測(cè)試系統(tǒng)的要求，設(shè)計(jì)的ispPAC10器件輸出信號(hào)分為兩路，一路為濾波后的聲發(fā)射信號(hào)(V01)，另一路經(jīng)過(guò)差分檢波電路檢波，輸出檢波后的聲發(fā)射包絡(luò)信號(hào)(V02)。

　　前置電路模塊外圍電路如圖5所示。電路中，R1起阻抗匹配作用；C1、C2為旁路電容，主要用來(lái)消除ispPAC10器件內(nèi)部的軟開(kāi)關(guān)噪聲，防止電路產(chǎn)生自激，起去耦作用；C4、C5、D1、D2、C6及R2構(gòu)成差分檢波電路，ispPAC10器件13、14腳輸出的差分信號(hào)經(jīng)過(guò)C4、C5電容耦合，通過(guò)D1、D2進(jìn)行檢波后，輸出檢波后的聲發(fā)射包絡(luò)信號(hào)(V02)，其中，C6、R2起濾波作用。14腳輸出的差分信號(hào)為濾波后的信號(hào)，可作為聲發(fā)射信號(hào)(V01)直接輸出。

　　經(jīng)過(guò)測(cè)試和仿真，前置電路的實(shí)際指標(biāo)為：通頻帶為119kHz±8kHz，增益為33dB，衰減大于每倍頻程24dB，完全滿(mǎn)足使用要求。

　　3結(jié)論

　　ispPAC在系統(tǒng)可編程模擬電路非常適用于儀表測(cè)量系統(tǒng)，它的引入代替了傳統(tǒng)的運(yùn)算放大器和有源濾波器等模擬電路，改變了傳統(tǒng)的設(shè)計(jì)思路。基于ispPAC在系統(tǒng)可編程模擬電路開(kāi)發(fā)的聲發(fā)射前置電路，與傳統(tǒng)的檢測(cè)電路相比具有許多顯著優(yōu)勢(shì)：

　　(1)電路實(shí)現(xiàn)了單芯片小型化設(shè)計(jì)，系統(tǒng)集成度和可靠性得以提高；(2)易設(shè)計(jì)，低成本；(3)全差分輸入輸出方式，極大地減小了電路共模干擾，改善了測(cè)試質(zhì)量；(4)實(shí)現(xiàn)了在系統(tǒng)軟件編程，方便了電路的改型和升級(jí)，縮短了研制開(kāi)發(fā)周期。