引  言

外部總線接口大都出現(xiàn)在功能和價格較高的高端微處理器中。例如，F(xiàn)reescale半導體公司生產(chǎn)的Coldfire和PowerPC微處理器，在低端的微控制器行列中，一般很少出現(xiàn)，主要原因是微控制器一般內(nèi)部包含了Flash和SRAM，而不是像微處理器那樣需要外擴大容量存儲器放置代碼和運行程序。但是，微控制器也會遇到需要外擴外部總線設(shè)備的情況，筆者在某項目中需要使用MCF51QE128(以下簡稱“QE128”)微控制器連接外部Flash存儲測試數(shù)據(jù)，存取速度要求較高，因此無法使用串行接口的存儲器，只能使用具有地址線和數(shù)據(jù)線的Flash存儲器。

QE128是Freescale半導體公司推出的Flexis系列的首款產(chǎn)品，具有25 MHz的總線速度和多種外設(shè)模塊；還有一個特點是，其內(nèi)部包含了與其他微控制器不同的快速GPIO模塊。

1  設(shè)計思路

使用微控制器中通用I／O模塊模擬實現(xiàn)外部總線接口是一個比較好的方法，但目前微控制器中GPIO模塊一般僅包含8個I／O口，而大容量的存儲芯片一般的地址總線和數(shù)據(jù)總線都是16位或者更高位數(shù)的。這種情況下需要使用2個GPIO端口組合才能模擬，速度不高。

QE128微控制器中的快速GPIO模塊(RGPIO)是一個比較特殊的模塊。該模塊直接與處理器的32位內(nèi)部總線連接，支持字節(jié)、字和雙字的訪問，支持單周期、零等待的數(shù)據(jù)傳輸。這種特性與普通的GPIO有較大區(qū)別。區(qū)別的根本原因在于普通的GPIO模塊都是與微控制器內(nèi)部的從設(shè)備總線連接的。

實現(xiàn)的關(guān)鍵在于，如何使一個RGPIO模塊既可以作為地址總線使用，又可以作為數(shù)據(jù)總線使用。通過對總線的分析，所有的數(shù)據(jù)通信都由主設(shè)備發(fā)起，然后發(fā)送地址信號，最后發(fā)送數(shù)據(jù)或接收總線數(shù)據(jù)，這種操作是有先后順序的?；谶@種分析，將RGPIO模塊分時復用便可解決此問題。

使用QE128快速GPIO實現(xiàn)外部總線接口的設(shè)計示意圖如圖1所示。



RGPIO模塊的16個引腳連接外部設(shè)備的地址總線和數(shù)據(jù)總線(此處需要注意)，各信號線的含義如表1所列。其中的GPIO表示微處理器中方向可以為輸出的通用輸入／輸出引腳。需要注意的是，RGPIO模塊的16個引腳是與兩個通用I／O模塊PORTC和PORTE復用的，所以在原理圖設(shè)計時，用作控制信號的GPIO引腳應(yīng)選擇PORTC和PORTE端口之外的GPIO。另外，如果RGPIO需要內(nèi)部上拉，則需要設(shè)置PORTC和PORFE的內(nèi)部上拉寄存器。這一點在軟件設(shè)計中的外部總線接口初始化函數(shù)Exb_Init中有體現(xiàn)。



2  硬件連接實例

以Atmel公司的單電壓存儲器AT49LV1024A為例。AT49LV1024A存儲容量為128 KB(64K×16位)，工作電壓為3.3 V，可以直接與QE128連接。AT49LV1024A的地址線和數(shù)據(jù)線寬度均為16位，控制信號包括芯片使能信號CE、輸出使能信號OE和寫使能信號WE。

圖2為QE128與AT491LV1024A的硬件連接實例。在本實例中，鎖存器使用的是2片TI公司的8路D型鎖存器74HC373.2片74HC373的鎖存使能LE(Latch Enable)引腳相連，通過QE128的TE信號控制來選擇地址總線和數(shù)據(jù)總線。



地址／數(shù)據(jù)信號外的其他控制信號使用GPIO控制。本實例中使用PTF端口的4個引腳。

3  軟件設(shè)計

RGPIO模塊常用的寄存器共有以下6個：數(shù)據(jù)方向寄存器RGPIO_DIR、數(shù)據(jù)寄存器RGPIO_DATA、引腳使能寄存器RGPIO_ENB、數(shù)據(jù)位清零寄存器RGPIO_CLR、數(shù)據(jù)位置位寄存器RGPIO_SET和數(shù)據(jù)位翻轉(zhuǎn)寄存器RGPIO_TOG。6個寄存器均為16位寄存器。其中前面3個寄存器是其他的GPIO口都具有的，后面3個寄存器是RGPIO模塊比較有特色的地方。這3個寄存器與數(shù)據(jù)寄存器RGPIO_DATA的每一位是對應(yīng)的，將RGPIO_CLR中某一位置為0，則相應(yīng)RGPIO_DATA的對應(yīng)位就會清零。類似的，將RGPIO_SET或RGPIO_TOG的某一位置1，則會將RGPIO_DATA對應(yīng)位置1或反轉(zhuǎn)。相對于普通MCU中的讀取數(shù)據(jù)至累加器→置位→寫入寄存器的操作。RGPIO可以減少操作的時間，具體比較詳見QE128參考手冊中RGPIO一章。

了解底層寄存器后，筆者對外部總線接口實現(xiàn)的底層函數(shù)做了通用性的封裝，共包括3個函數(shù)：外部總線接口初始化函數(shù)void Exb_Init(void)；外部總線寫函數(shù)void Exb_QueuedWrite(word*pAddr，word*pData，bytenTransfer)；外部總線讀函數(shù)void Exb_QueuedRead(word*pAddr，word*pData，byte nTransfer)。Exb_QueuedWrite函數(shù)進行nTransfer次寫操作，將數(shù)據(jù)數(shù)組中的數(shù)據(jù)寫入地址數(shù)組中的地址。Exb_QueuedRead函數(shù)進行nTransfer次讀操作，將地址數(shù)組中地址對應(yīng)的數(shù)據(jù)讀出放人數(shù)據(jù)數(shù)組中。其中Exb_Init函數(shù)代碼如下：



根據(jù)這3個通用底層接口函數(shù)便可以編寫針對不同的外部設(shè)備的函數(shù)進行操作。本文以對AT49LV1024A的Flash存儲器進行數(shù)據(jù)寫入和讀出操作為例，基本滿足常用功能的需要。具體的AT49LV1024A存儲器的命令序列請參考該芯片的技術(shù)手冊。



結(jié)  語

MCF51QE128微控制器的快速GPIO模塊是具有特色的一個模塊。本文在對該模塊進行分析的基礎(chǔ)上給出了實現(xiàn)高速外部總線的方案，以及硬件連接和軟件底層通用接口，解決了QE128連接外部高速總線設(shè)備的問題。