引言

在一些應用中，需要對高動態(tài)范圍的信號進行數字化。一種常見的數字化方法是在模數轉換器(ADC)前面添加一個外部可編程增益放大器(PGA)。只有一少部分微控制器擁有內部PGA。但是，現在的一些PGA均以一個或者多個輸入通道單芯片的方式出售。這類PGA增加了系統(tǒng)的成本，并且由于是一種固定增益解決方案，它通常會消耗更多的功率。

本文為您介紹如何利用一個單可重置積分電路來實現PGA，這種方法的好處是：

l 解決方案成本低且易于設計。

l 可以數字方式控制和校正增益。

l 使用低通濾波器減少信號噪聲，其在高噪聲的微控制器環(huán)境且用于小型模擬信號時特別有用。截止頻率隨選定采樣速率自動調節(jié)。

l 可以外部控制零電位電壓基準。單電源電路時，零電位通常設置為VREF/2，這種方法讓其更易于操作。

基本電路

圖1顯示了這種基本電路，其在ADC前面添加一個積分電路。該積分電路可由信號fRES (1 = 積分電路重置)重置。ADC由信號fSH控制，其連接至ADC的采樣保持(SH)單元(1=采樣，0=保持)。下降沿啟動模數轉換周期。

圖 1 PGA 基本結構圖

圖2顯示了圖1所示電路的單模數(A/D)轉換周期。該周期被劃分為四個階段：

1、“積分電路重置階段”：重置積分電路為“0。”

2、“積分階段”：積分電路重置信號被釋放，積分電路開始求積分。

3、“采樣階段”：ADC的采樣保持單元對積分電路輸出采樣，即VINT。

4、“A/D轉換階段”：采樣保持單元保持電壓，而ADC開始轉換。

圖 2 增益=1的單A/D周期

積分階段的持續(xù)時間長短決定PGA的增益，因為其輸入端上的電壓影響線性斜

線：積分時間翻倍，增益翻倍。圖3說明了這種影響情況。積分時間翻倍，電壓

VSH也翻倍。

圖 3 PGA增益=2的單A/D周期

這種積分方法的一個重要好處是，積分期間對輸入信號求平均，其降低了來自輸入信號VIN的帶外噪聲。濾波器的脈沖響應持續(xù)時間有限，其與數字FIR濾波器而非標準低通濾波器的性能相當。

PGA的實際配置

反相放大器可以有一個單運算放大器(圖4)。利用開關組件S，通過讓電容器C短路，可以重置積分電路。組件R和C均影響積分電路的增益。

圖 4 PGA 的實際配置

信號VCOM決定積分電路的零電位電壓并可進行設置，例如，設置為VREF/2，其中VREF為ADC的基準電壓。當電容器放電時，積分電路被設置為該電壓值。通常，VCOM信號可以任何方式出現在系統(tǒng)中。它常常被用作單電源模擬信號鏈的一個虛擬接地或者偏置電壓。

圖5顯示了圖4所示電路的SPICE仿真結果。藍色的點標示了ADC的采樣矩。如圖所示，信號VIN被放大至約原來的8倍。由于積分電路的反相動作，紅色信號被反相為綠色。

圖 5 圖 4 所示電路的SPICE仿真結果

工作原理

采樣速率、最大期望增益和A/D轉換時間影響R和C定義積分常量的選擇。如圖2和3所示，積分電路需要足夠的時間來達到增益G，并且不超出積分期間的持續(xù)時間t。G和t的依賴關系可以計算如下：

開關(S)的關閉時間(積分電路重置時間)取決于開關的阻抗和電容器(C)的值。

校正

R和C的容差帶來增益因數的改變。電容器應有非常小的壓電效應，以獲得非常線性的積分。電容器會有特別大的容差—例如：20%。這只是初始容差，其可以獲得一次校正。老化效應帶來的容差非常小(不超過1%每年)。

通過把已知電壓應用于輸入端，然后根據預計和實際值計算偏差和增益的校正值，我們可以用與使用標準ADC時一樣的方法來對此處的增益和偏差進行校正。我們可以對應用中使用的每一個增益因數進行這種校正。

電路改進

僅把PGA用作一個低通濾波器(增益=1)

如果不想要輸入信號放大，則可以把PGA電路僅用作一個噪聲濾波器。我們可以將積分電路常量設置為某個能夠獲得固定增益1的值。在這種情況下，積分階段會在采樣之后立即開始，而保持階段會被設置為保持模式(圖6)。

圖 6 PGA電路僅用作一個濾波器(增益=1)

非反相積分

圖4所示電路使用了一個反相積分電路。當這種反相不可接受時，可以在積分電路前面添加一個單電源反相緩沖器，從而讓非反相積分電路的使用成為可能。

結論

本文介紹了一種高成本效益且簡單的方法，用于在一些成本和功率密集型應用中實現PGA功能。由于不再需要常常出現在ADC前面的外部濾波器，它的眾多濾波特點還降低了成本。但是，這種方法并不能代替所有的PGA，例如，高采樣速率或者超大增益變化就會讓這種解決方案難以實現。