目前普遍接受的關(guān)鍵ESD保護(hù)電壓水平約為500V。在這一水平，芯片成本增加得較合理，良率水平也不會(huì)受到損害。這是因?yàn)榈湫偷木A廠和裝配車間有將ESD限制在500V或以下的政策。

目前業(yè)內(nèi)最常見的板級(jí)ESD保護(hù)器件主要有以下三種，它們的關(guān)鍵屬性如下。

一 多層壓敏電阻(MLV)：這類基于氧化鋅的器件可提供ESD保護(hù)和低級(jí)別的電涌保護(hù)。它們的小形狀因子(尺寸已下降到0402和0201)使得它們非常適合于便攜式應(yīng)用(如手機(jī)和數(shù)碼相機(jī)等)。

二 聚合物ESD抑制器(PGB)：這是最新的技術(shù)，設(shè)計(jì)用于產(chǎn)生最小的寄生電容值(<0.2pF)。這一特性允許它們用于高速數(shù)字和射頻電路，而不會(huì)引起任何信號(hào)衰減。

三 硅保護(hù)陣列(SPA)：這類分立和多通道器件設(shè)計(jì)用于保護(hù)數(shù)據(jù)線和I/O線免受ESD和低級(jí)別瞬態(tài)浪涌的傷害。它的關(guān)鍵特性是非常低的鉗位電壓，這允許它們保護(hù)最敏感的電路。

目前幾乎所有的芯片組都有片上ESD保護(hù)。ESD電路放在芯片的外圍和鄰近I/O焊墊處，它用于在晶圓制造和后端裝配流程中保護(hù)芯片組。在這些環(huán)境中，ESD可通過設(shè)備或工廠的生產(chǎn)線工作人員引入到芯片組上。關(guān)鍵的ESD規(guī)范包括人體模型(HBM)、帶電器件模型(CDM)和機(jī)器模型(MM)。這些測(cè)試規(guī)范的目的是確保芯片組在制造環(huán)境中維持很高的制造良率。在今天各種應(yīng)用采用的許多芯片組中的ESD保護(hù)電路數(shù)量正在減少。換言之，這些芯片組在嚴(yán)重的、用戶生成的ESD事件下免受損壞的能力正在下降。

即使所有的芯片組在裸片上包含一些ESD保護(hù)電路，其目的也只是確保制造的高良率。不過，這一級(jí)別的ESD保護(hù)不足于保護(hù)芯片組免受消費(fèi)者實(shí)際使用手機(jī)時(shí)將會(huì)碰到的嚴(yán)重ESD事件的傷害。在無法預(yù)先控制的消費(fèi)環(huán)境中，必須使用不同的ESD保護(hù)規(guī)范。這就是IEC 61000-4-2。

傳統(tǒng)上，芯片制造商一直試圖維持HBM要求的2,000V水平。從成本效益比的角度來看，這已經(jīng)被證明是件很難做到的事。，隨著制造技術(shù)轉(zhuǎn)向90nm以下，將ESD保護(hù)水平維持在2,000V的成本，已開始以指數(shù)級(jí)上升。因此，現(xiàn)在新的目標(biāo)是降低芯片上的ESD保護(hù)水平，但維持相同的高制造良率水平。

在芯片組的ESD保護(hù)能力和應(yīng)用可靠性所要求的測(cè)試水平之間存在著一個(gè)非常大的差距。這通常意味著板級(jí)ESD元件(如多層壓敏電阻、聚合物ESD抑制器和硅保護(hù)陣列)必須填補(bǔ)這一差距。要注意的一點(diǎn)是，這些技術(shù)的ESD保護(hù)性能是不同的。具體來說，導(dǎo)通時(shí)間和鉗位電壓差別很大。這意味著，對(duì)敏感的芯片組來說，智能電表設(shè)備的ESD防護(hù)淺析 (06-29) ，有可能使用其中某種技術(shù)的應(yīng)用無法通過ESD測(cè)試，但使用另一種技術(shù)時(shí)又可以通過ESD測(cè)試。

該IEC規(guī)范已被許多應(yīng)用制造商(手機(jī)、智能電話、MP3播放器等)使用來確保其產(chǎn)品可靠地工作，以及不會(huì)遭受早期失敗。這一規(guī)范的ESD保護(hù)電壓水平高很多，因此與HBM不兼容。HBM規(guī)范要求的測(cè)試集中在500V。另一方面，IEC中的空氣放電方法要求的測(cè)試可以超過15,000V。

手機(jī)的設(shè)計(jì)對(duì)象是大眾消費(fèi)者，而且可在任何環(huán)境中使用，因此ESD很有可能會(huì)進(jìn)入其中的一個(gè)端口或I/O接口，并導(dǎo)致芯片組出現(xiàn)電氣不穩(wěn)定現(xiàn)象或完全損壞。