信號的接收端可能是集成芯片的一個引腳，也可能是其他元器件。不論接收端是什么，實際的器件的輸入端必然存在寄生電容，接受信號的芯片引腳和相鄰引腳之間有一定的寄生電容，和引腳相連的芯片內部的布線也會存在寄生電容，另外引腳和信號返回路徑之間也會存在寄生電容。

好復雜，這么多寄生電容!其實很簡單，想想電容是什么?兩個金屬板，中間是某種絕緣介質。這個定義中并沒有說兩個金屬板是什么形狀的，芯片兩個相鄰引腳也可以看做是電容的兩個金屬板，中間介質是空氣，不就是一個電容么。芯片引腳和PCB板內層的電源或地平面也是一對金屬板，中間介質是PCB板的板材，常見的是FR4材料，也是一個電容。呵呵，搞來搞去，還是回到了最基礎的部分。高手不要笑，太簡單了。不過確實很多人看到寄生電容就感到有點暈，理解不透，所以在這里啰嗦一下。

回到正題，下面研究一下信號終端的電容有什么影響。將模型簡化，用一個分立電容元件代替所有寄生電容，如圖1所示。

我們考察B點電容的阻抗情況。電容的電流為：

隨著電容的充電，電壓變化率逐漸減小(電路原理中的瞬態(tài)過程)，電容的充電電流也不斷減小。即電容的充電電流是隨時間變化的。

電容的阻抗為：

因此電容所表現出來的阻抗隨時間變化，不是恒定的。正是這種阻抗的變化特性決定了電容對信號影響的特殊性。如果信號上升時間小于電容的充電時間，最初電容兩端的電壓迅速上升，這時阻抗很小。隨著電容充電，電壓變化率下降，充電電流減小，表現為阻抗明顯增大。充電時間無窮大時，電容相當于開路，阻抗無窮大。

阻抗的變化必然影響信號的反射。在充電的開始一段時間，阻抗很小，小于傳輸線的特性阻抗，將發(fā)生負反射，反射回源端A點的信號將產生下沖。隨著電容阻抗的增加，反射逐漸過渡到正反射，A點的信號經過一個下沖會逐漸升高，最終達到開路電壓。

因此電容負載使源端信號產生局部電壓凹陷。精確波形和傳輸線的特性阻抗、電容量、信號上升時間有關。

對于接收端，很明顯，就是一個RC充電電路，不是很嚴謹，但是和實際情況非常相似。電容兩端電壓，即B點電壓隨RC充電電路的時間常數呈指數增加(基本電路原理)。因此電容對接收端信號上升時間產生影響。

RC充電電路的時間常數為

這是B點電壓上升到電壓終值的即37%所需的時間。B點電壓10%~90%上升時間為

如果傳輸線特性阻抗為50歐姆，電容量10pF，則10~90充電時間為1.1ns。如果信號上升時間小于1.1ns，那么B點電壓上升時間主要由電容充電時間決定。如果信號上升時間大于1.1ns，末端電容器作用是使上升時間進一步延長，增加約1.1ns(實際應比這個值小)。圖2顯示了終端電容負載對驅動端和接受端產生影響的示意圖，放在這里，讓大家能有個感性的認識。

至于信號上升時間增加的精確值是多少，對于電路設計來說沒必要，只要定性的分析，有個大致的估算就可以了。因為計算再精確也沒實際意義，電路板的參數也不精確!對于設計者來說，定性分析并了解影響，大致估算出影響在那個量級，能給電路設計提供指導就可以了，其他的事軟件來做吧。舉個例子，如果信號上升時間 1ns，電容使信號上升時間增加遠小于1ns，比如0.2 ns，那么這么一點點增加可能不會有什么影響。如果電容造成的上升時間增加很多，那可能就會對電路時序產生影響。那么多少算很多?看看電路的時序余量吧，這涉及到電路的時序分析和時序設計。

總之接收端電容負載的影響有兩點：

1、使源端(驅動端)信號產生局部電壓凹陷。

2、接收端信號上升時間延長。

在電路設計中這兩點都要考慮。

『本文轉載自網絡,版權歸原作者所有,如有侵權請聯(lián)系刪除』