這里簡(jiǎn)單構(gòu)造了一個(gè)“場(chǎng)景”，結(jié)合下圖介紹一下地回流和電源回流以及一些跨分割問(wèn)題。為方便作圖，把層間距放大。

IC1為信號(hào)輸出端，IC2為信號(hào)輸入端(為簡(jiǎn)化模型，假定接收端內(nèi)含下接電阻)第三層為地層。IC1和IC2的地均來(lái)自于第三層地層面。頂層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發(fā)、收信號(hào)端的供電電源和地。



在低頻時(shí)，如果S1端輸出高電平，整個(gè)電流回路是電源經(jīng)導(dǎo)線接到VCC電源平面，然后經(jīng)橙色路徑進(jìn)入IC1，然后從S1端出來(lái)，沿第二層的導(dǎo)線經(jīng)R1端進(jìn)入IC2，然后進(jìn)入GND層，經(jīng)紅色路徑回到電源負(fù)極。

但在高頻時(shí)，所呈現(xiàn)的分布特性會(huì)對(duì)信號(hào)產(chǎn)生很大影響。我們常說(shuō)的地回流就是高頻信號(hào)中經(jīng)常要遇到的一個(gè)問(wèn)題。當(dāng)S1到R1的信號(hào)線中有增大的電流時(shí)，外部的磁場(chǎng)變化很快，會(huì)使附近的導(dǎo)體感應(yīng)出一個(gè)反向的電流。如果第三層的地平面是完整的地平面的話，那么會(huì)在地平面上會(huì)有一個(gè)藍(lán)色虛線標(biāo)示的電流；如果TOP層有一個(gè)完整的電源平面的話，也會(huì)在頂層有一個(gè)沿藍(lán)色虛線的回流。此時(shí)信號(hào)回路有最小的電流回路，向外輻射的能量最小，耦合外部信號(hào)的能力也最小。(高頻時(shí)的趨膚效應(yīng)也是向外輻射能量最小，原理是一樣的。)

由于高頻信號(hào)電平和電流變化都很快，但是變化周期短，需要的能量并不是很大，所以芯片是和離芯片最近的退耦電容取電的。當(dāng)C1足夠大，而且反應(yīng)又足夠快 (有很低的ESR值，通常用瓷片電容。瓷片電容的ESR遠(yuǎn)低于鉭電容。)，位于頂層的橙色路徑和位于GND層的紅色路徑可以看成是不存在的(存在一個(gè)和整板供電對(duì)應(yīng)的電流，但不是與圖示信號(hào)對(duì)應(yīng)的電流)。

因此，按圖中構(gòu)造的環(huán)境，電流的整個(gè)通路是：由C1的正極-＞IC1的VCC-＞S1-＞L2信號(hào)線-＞R1-＞IC2的 GND-＞過(guò)孔-＞GND層的黃色路徑-＞過(guò)孔-＞電容負(fù)極。可以看到，電流的垂直方向有一個(gè)棕色的等效電流，中間會(huì)感應(yīng)出磁場(chǎng)，同時(shí)，這個(gè)環(huán)面也能很容易的耦合到外來(lái)的干擾。如果和圖中信號(hào)為一條時(shí)鐘信號(hào)，并行有一組8bit的數(shù)據(jù)線，由同一芯片的同一電源供電，電流回流途徑是相同的。如果數(shù)據(jù)線電平同時(shí)同向翻轉(zhuǎn)的話，會(huì)使時(shí)鐘上感應(yīng)一個(gè)很大的反向電流，如果時(shí)鐘線沒有良好的匹配的話，這個(gè)串?dāng)_足以對(duì)時(shí)鐘信號(hào)產(chǎn)生致命影響。這種串?dāng)_的強(qiáng)度不是和干擾源的高低電平的絕對(duì)值成正比，而是和干擾源的電流變化速率成正比，對(duì)于一個(gè)純阻性的負(fù)載來(lái)說(shuō)，串?dāng)_電流正比于dI/dt=dV /(T10%-90%*R)。式中的dI/dt (電流變化速率)、dV(干擾源的擺幅)和R(干擾源負(fù)載)都是指干擾源的參數(shù)(如果是容性負(fù)載的話，dI/dt是與T10%-90%的平方成反比的。)。從式中可以看出，低速的信號(hào)未必比高速信號(hào)的串?dāng)_小。也就是我們說(shuō)的：1kHZ的信號(hào)未必是低速信號(hào)，要綜合考慮沿的情況。對(duì)于沿很陡的信號(hào)，是包含很多諧波成分的，在各倍頻點(diǎn)都有很大的振幅。因此，在選器件的時(shí)候也要注意一下，不要一味選開關(guān)速度快的芯片，不僅成本高，還會(huì)增加串?dāng)_以及EMC問(wèn)題。

任何相鄰的電源層或其它的平面，只要在信號(hào)兩端有合適的電容提供一個(gè)到GND的低電抗通路，那么這個(gè)平面就可以作為這個(gè)信號(hào)的回流平面。在平常的應(yīng)用中，收發(fā)對(duì)應(yīng)的芯片IO電源往往是一致的，而且各自的電源與地之間一般都有0.01-0.1uF的退耦電容，而這些電容也恰恰在信號(hào)的兩端，所以該電源平面的回流效果是僅次于地平面的。而借用其他的電源平面做回流的話，往往不會(huì)在信號(hào)兩端有到地的低電抗通路。這樣，在相鄰平面感應(yīng)出的電流就會(huì)尋找最近的電容回到地。如果這個(gè)“最近的電容”離始端或終端很遠(yuǎn)的話，這個(gè)回流也要經(jīng)過(guò)“長(zhǎng)途跋涉”才能形成一個(gè)完整的回流通路，而這個(gè)通路也是相鄰信號(hào)的回流通路，這個(gè)相同的回流通路和共地干擾的效果是一樣的，等效為信號(hào)之間的串?dāng)_。

對(duì)于一些無(wú)法避免的跨電源分割的情況，可以在跨分割的地方跨接電容或RC串聯(lián)構(gòu)成的高通濾波器(如10歐電阻串680p電容，具體的值要依自己的信號(hào)類型而定，即要提供高頻回流通路，又要隔離相互平面間的低頻串?dāng)_)。這樣可能會(huì)涉及到在電源平面之間加電容的問(wèn)題，似乎有點(diǎn)滑稽，但肯定是有效的。如果一些規(guī)范上不允許的話，可以在分割處兩平面分別引電容到地。

對(duì)于借用其它平面做回流的情況，最好能在信號(hào)兩端適當(dāng)增加幾個(gè)小電容到地，提供一個(gè)回流通路。但這種做法往往難以實(shí)現(xiàn)。因?yàn)榻K端附近的表層空間大多都給匹配電阻和芯片的退耦電容占據(jù)了。