摘要：為了滿足數(shù)據(jù)采集及信號(hào)處理系統(tǒng)中對數(shù)據(jù)實(shí)時(shí)性的要求，采用TMS320VC5509為中心處理器，并對A／D轉(zhuǎn)換、電源及復(fù)位電路、時(shí)鐘電路、JTAG仿真電路等外圍硬件進(jìn)行了設(shè)計(jì)，使其能夠在高速采樣信號(hào)下，及時(shí)對數(shù)據(jù)進(jìn)行處理，迭到系統(tǒng)對處理速度的要求，實(shí)現(xiàn)了一種基于DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)。
關(guān)鍵詞：數(shù)字信號(hào)處理器；定點(diǎn)DSP；數(shù)據(jù)采集；TMS320VC5509

    數(shù)據(jù)采集系統(tǒng)如今已被廣泛使用，涉及工業(yè)、商業(yè)、交通、信息等各個(gè)行業(yè)，而在眾多平臺(tái)中，DSP以其高速的運(yùn)行速度、良好的硬件結(jié)構(gòu)、適合運(yùn)算的硬件組成等一系列優(yōu)勢。在數(shù)據(jù)采集系統(tǒng)中獨(dú)樹一幟，適合于數(shù)據(jù)高速、高精度的采集、處理等領(lǐng)域。
    在一些領(lǐng)域中，系統(tǒng)要求速度快，實(shí)時(shí)性較好，數(shù)據(jù)處理精度高，本文以此為原則規(guī)劃了高速數(shù)據(jù)采集系統(tǒng)的總體解決方案，采用TI公司出品的TMS320VC5509型DSP芯片+CPLD可控制邏輯作為系統(tǒng)的核心部分。系統(tǒng)主要由4部分組成：DSP最小系統(tǒng)、CPLD模塊、信號(hào)調(diào)理和A／D轉(zhuǎn)換模塊、顯示模塊、上位機(jī)系統(tǒng)。系統(tǒng)框架圖如圖1所示。

    其中，輸入的信號(hào)可以是各種形式，可以是音頻信號(hào)、編碼的數(shù)字信號(hào)、壓縮的圖像信號(hào)，也可以是各種傳感器輸出的信號(hào)。然后經(jīng)過濾波、放大電路輸入到A／D轉(zhuǎn)換器中進(jìn)行模數(shù)轉(zhuǎn)換，最后輸入到DSP中進(jìn)行計(jì)算和處理。
    另外，DSP可與上位機(jī)進(jìn)行通訊、數(shù)據(jù)處理，還可以擴(kuò)展顯示器、鍵盤等外部設(shè)備對系統(tǒng)進(jìn)行更加方便的操作。
    系統(tǒng)由DSP、電源及復(fù)位電路、時(shí)鐘電路、EMIF總線接口和仿真接口等部分組成，另外可以再外接上CPLD、A／D、顯示器、HPI主機(jī)接口等外圍模塊，整個(gè)硬件系統(tǒng)便基本完成了。下面將對硬件的各個(gè)部分進(jìn)行選型。

1 DSP芯片的選型
    DSP系統(tǒng)設(shè)計(jì)中，選擇DSP芯片至關(guān)重要，只有選擇了合適的DSP才能進(jìn)行下一步的外圍電路設(shè)計(jì)，總的來說，DSP芯片的選型是根據(jù)系統(tǒng)需要而確定，主要考慮處理速度、功耗、程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的容量、片內(nèi)的資源，如定時(shí)器的數(shù)量、I／O口數(shù)量、終端數(shù)量、DMA通道數(shù)等。
    本文選取TI公司生產(chǎn)的DSP芯片，目前TI公司有3種系列的主流DSP芯片，分別為C2000，C5000，C6000系列，C2000系列的芯片一般應(yīng)用于控制領(lǐng)域；C5000系列是16位定點(diǎn)，速度為40～200 MIPS，可編程，低功耗和高性能的DSP，主要用于有線或無線通信等；C6000系列是高性能DSP。綜合了目前DSP性價(jià)比高，功耗低等一些優(yōu)點(diǎn)，但價(jià)格較高。
    綜上所述，可以選擇TI公司生產(chǎn)的TMS320VC5509芯片作為本系統(tǒng)的DSP芯片。下面簡單總結(jié)了TMS320CV5509芯片的主要特點(diǎn)：
    1)TMS320VC5509型DSP是一款高性能、低功耗的定點(diǎn)DSP，它的內(nèi)部總線由1個(gè)程序總線、3個(gè)數(shù)據(jù)總線、兩個(gè)數(shù)據(jù)寫總線組成，這些總線使得DSP可以在一個(gè)周期內(nèi)實(shí)現(xiàn)讀3個(gè)數(shù)據(jù)和寫兩個(gè)數(shù)據(jù)的高性能。它的內(nèi)核電壓在時(shí)鐘頻率為200 MHz的時(shí)候?yàn)?．6 V，管腳電壓在2．7～3．3 V的范圍內(nèi)，較低的內(nèi)核電壓和管腳電壓實(shí)現(xiàn)了DSP的低功耗。
    2)TMS320VC5509型DSP有豐富的片上外設(shè)功能，有雙通道10 bit的A／D轉(zhuǎn)換器、1個(gè)可以訪問異步存儲(chǔ)器和同步存儲(chǔ)器的外部存儲(chǔ)接口(EMIF)、3個(gè)多通道緩存串口(MCBSP)、USB接口、I2C接口、主從設(shè)備(HPI)接口等，豐富的外設(shè)和管腳為DSP的擴(kuò)展外圍設(shè)備奠定了基礎(chǔ)。

2 系統(tǒng)硬件設(shè)備選型及設(shè)計(jì)
2．1 A／D轉(zhuǎn)換模塊
    在數(shù)據(jù)采集系統(tǒng)中，A／D轉(zhuǎn)換模塊在系統(tǒng)中是最重要的一部分，它的性能直接影響整個(gè)系統(tǒng)的好壞，選擇A／D轉(zhuǎn)換器時(shí)，主要考慮以下幾個(gè)方面：分辨率、轉(zhuǎn)換精度、轉(zhuǎn)換時(shí)間及轉(zhuǎn)換器的價(jià)格等。
    由于本文是針對高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)，故綜合考慮，選用TI公司的AD轉(zhuǎn)換芯片ADS5422。
    ADS5422是14 bit的最高采樣頻率可達(dá)62 Msps的高速AD轉(zhuǎn)換芯片，采用單-5 V電源供電，在采樣頻率為10 MHz時(shí)其最大動(dòng)態(tài)范圍為82 dB，最高信噪比達(dá)到72 dB，其數(shù)字量輸出可以直接和5 V或者3．3 V的CMOS芯片連接，模擬量輸入的峰峰值為4 V，可以直接輸入0．5～4．5 V的模擬量，封裝形式為64腳的扁平四方封裝。
    AD可以接受3 V或者5 V的TTL或者CMOS電平。DSP可以為AD轉(zhuǎn)換器提供時(shí)鐘信號(hào)，并且可以軟件設(shè)置輸入時(shí)鐘的各種特征量，包括時(shí)鐘頻率、高電平寬度等，基本上可以滿足AD5422對時(shí)鐘信號(hào)的要求。
    ADS5422芯片內(nèi)部結(jié)構(gòu)框圖如圖2所示。

    A／D的模擬信號(hào)輸入可以采用單端輸入方式和差分輸入方式兩種。兩種方式比較，單端輸入方式接線簡單，但抗噪性能差，而差分輸入方式具有較強(qiáng)的抗噪能力，這樣可以盡量減少信號(hào)噪聲以及電磁干擾。
2．2 DSP電源設(shè)計(jì)
    TMS320VC5509芯片DSP采用低電壓分離式供電方式進(jìn)行供電，這樣可以大大降低DSP芯片的功耗。其中芯片內(nèi)核采用1．8 V電壓供電，外部I／O采用3．3 V電壓供電。據(jù)此可以選擇TI公司的TPS73HD318芯片，該芯片是雙路輸出低壓降(LDO)穩(wěn)壓器，最大電流750 mA，可以將TPS7 0451的雙輸出配置成兩路不同的輸出，分別輸出1．8 V和3．3 V的電壓，圖3為系統(tǒng)的電源電路簡圖。

2．3 JTAG電路
    JTAG是基于IEEE 1149．1標(biāo)準(zhǔn)的一種邊界掃描測試方式(Boundary-scan Test)，結(jié)合仿真器和仿真軟件，可訪問DSP的所有資源，包括片內(nèi)寄存器以及所有的存儲(chǔ)器，從而提供實(shí)時(shí)的硬件仿真與調(diào)試環(huán)境，便于開發(fā)人員進(jìn)行系統(tǒng)調(diào)試。在大多數(shù)情況下，如果開發(fā)板和仿真器之間的連接電纜不超過6英寸，可以采用圖4的接法。但應(yīng)該注意，DSP的EMU0和EMU1引腳都需要上拉電阻，推薦值為4．7 kΩ或者10 kΩ。如果DSP和仿真器之間的連接電纜超過6英寸，則需要另加緩沖驅(qū)動(dòng)電路。

2．4 時(shí)鐘電路
    TMS320VC5509的外部時(shí)鐘從CLKIN引腳輸入，在內(nèi)部修改這個(gè)信號(hào)，來產(chǎn)生希望頻率的輸出時(shí)鐘，時(shí)鐘發(fā)生器將這個(gè)輸出時(shí)鐘(即CPU時(shí)鐘)送給CPU、外設(shè)和其他的內(nèi)部模塊。也可以用可編程的時(shí)鐘分頻器對CPU時(shí)鐘分頻，在CLKOUT引腳輸出。時(shí)鐘發(fā)生器中還有一個(gè)時(shí)鐘模式寄存器(CLKMD)，用來控制和監(jiān)視時(shí)鐘發(fā)生器，它可以控制時(shí)鐘發(fā)生器進(jìn)入兩種工作模式：
    1)旁路模式，PLL被旁路掉，輸出時(shí)鐘的頻率就等于輸入時(shí)鐘的頻率除以1、2、4。
    2)鎖定模式，輸入時(shí)鐘既可以乘以或除以一個(gè)系數(shù)來獲得期望的輸出頻率，并且輸出時(shí)鐘相位與輸入信號(hào)鎖定。
    在鎖定模式下，輸出頻率由下面的公式計(jì)算：
    輸出頻率=(PLL MULT／(PLL DIV+1))×輸入時(shí)鐘頻率
    在此，可以選擇時(shí)鐘發(fā)生器工作在鎖定模式，即CLKMD的PLL ENABLE為1，外部振蕩晶體可以為10～20 MHz。根據(jù)外部振蕩晶體與DSP內(nèi)部時(shí)鐘信號(hào)，可以計(jì)算出相應(yīng)的PLLMULT與PLL DIV值，圖5為DSP的外部時(shí)鐘電路。

2．5 DSP外擴(kuò)存儲(chǔ)器
    在TM320VC5509芯片中，有一個(gè)外部存儲(chǔ)器接口(EMIF)，它為3種類型的存儲(chǔ)器提供了無縫接口：異步存儲(chǔ)器，包括ROM，F(xiàn)LASH以及異步SRAM；同步突發(fā)SRAM(SBSRAM)，工作在1倍或1／2倍CPU時(shí)鐘頻率；同步DRAM(SDRAM)，可以工作在1倍或1／2倍CPU時(shí)鐘頻率，可以根據(jù)系統(tǒng)需要擴(kuò)展存儲(chǔ)器。圖6為EMIF的輸入輸出框圖。

    比如，可以對DSP進(jìn)行FLASH擴(kuò)展，可以將FLASH作為其外部程序存儲(chǔ)器，供DSP上電時(shí)啟動(dòng)載入程序(BOOTLOAD)使用，其作用是將FLASH中保存的程序載入到DSP中運(yùn)行。在與DSP的連接上，可以將FLASH的地址和數(shù)據(jù)總線連接到DSP的EMIF接口總線上，F(xiàn)LASH的片選信號(hào)連接到DSP的CE1引腳，配置成CE1空間，CE1引腳在上電復(fù)位后為低電平。此外，F(xiàn)LASH的讀寫信號(hào)分別連接到EMIF接口的讀寫信號(hào)引腳上。
    當(dāng)然，根據(jù)系統(tǒng)的需要，也可以利用EMIF接口對其他存儲(chǔ)器進(jìn)行外擴(kuò)，具體方法可查閱相關(guān)技術(shù)手冊。
2．6 其他外圍硬件電路
    1)根據(jù)系統(tǒng)的要求，可以對DSP系統(tǒng)擴(kuò)展液晶顯示模塊，目前，液晶顯示模塊型號(hào)眾多，用戶完全可以根據(jù)自身需要選擇一塊適合的液晶顯示模塊。
    但是由于LCD是典型的慢速設(shè)備(相對于DSP來說)，在和高速微處理器接口時(shí)，會(huì)耗費(fèi)大量時(shí)間，這是不允許的。如果DSP處理余量較小，可以考慮采用CPLD在DSP和LCD之間設(shè)計(jì)一條雙向的快速通道，來實(shí)現(xiàn)對LCD的控制，也就是說，把DSP處理完的數(shù)據(jù)送給CPLD，然后由CPLD來控制并模擬LCD的讀寫時(shí)序來完成數(shù)據(jù)的顯示，這樣可以大大節(jié)省DSP的資源。
    2)在系統(tǒng)的開發(fā)板上，可以加入信號(hào)燈，用于指示最小系統(tǒng)的的電源情況，當(dāng)電源指示燈出現(xiàn)異常時(shí)可及時(shí)斷電。以保護(hù)電路不被損壞。通常，可以設(shè)置+5 V的電源指示燈(電路板供電正常)、電壓轉(zhuǎn)換輸出3．3 V指示燈(I／O供電正常)、電壓轉(zhuǎn)換輸出1．8 V指示燈(內(nèi)核供電正常)以及其他信號(hào)指示燈。

3 總結(jié)
    本文簡單介紹了以TMS320VC5509芯片為核心處理器的數(shù)據(jù)采集系統(tǒng)的主要硬件設(shè)計(jì)，在實(shí)際應(yīng)用中，應(yīng)該根據(jù)系統(tǒng)需要，具體設(shè)計(jì)合適的硬件電路，然后在進(jìn)行軟件和算法方面的編寫，最后達(dá)到系統(tǒng)要求。
    另外，根據(jù)不同信號(hào)處理的要求，還可對系統(tǒng)進(jìn)行進(jìn)一步完善：如增加USB控制器、完善總線功能及對擴(kuò)展外存的進(jìn)一步研究等，從而使系統(tǒng)更加廣泛地應(yīng)用于復(fù)雜工程領(lǐng)域。