對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?；谝呀?jīng)驗證的設計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應用中得到更好的復用，也可以使在不同開發(fā)人員和內部組織之間進行共享和交換的代碼更好服用。

代碼模塊

任一項軟件開發(fā)工作均包括函數(shù)、子例程、對象和代碼模塊，以及其他較大架構的基礎構建模塊的開發(fā)。當設計一個應用時，各個函數(shù)與操作均被識別和實現(xiàn)。然后，這些構建模塊被組合與集成以形成更大的應用。通過長期開發(fā)不同應用的過程，一個開發(fā)小組或團隊將創(chuàng)建表示常見操作的代碼模塊庫，并對其進行復用以更快速地構建未來的應用。開發(fā)這樣的代碼庫目的是通過一次構建和測試函數(shù)并多次復用它，減少開發(fā)的總工作量。模塊化設計，除了促進現(xiàn)有代碼的復用外，還提高了代碼的可測試性與可維護性，從而允許開發(fā)人員和設計人員關注于應用相關的特性和代碼段。

每種編程語言以及某些情況下的編程環(huán)境都有一個優(yōu)選的代碼模塊設計模型，以便改進代碼模塊的實現(xiàn)與集成。該優(yōu)選設計可以因具體的開發(fā)人員而異，但通常一個開發(fā)組會根據(jù)共同的需要和考慮確定一組共享的設計準則。作為一種編程語言，LabVIEW自身擁有一組供世界各地的程序人員開發(fā)子VI使用的指導方針，以便子VI可以容易理解、而且運用于不同應用并由不同開發(fā)人員維護。LabVIEW FPGA，作為LabVIEW的一個子集，擁有其自身的一組用于利用FPGA特定行為構建代碼模塊（子VI）的指導方針，以便它們可以有效運用于廣泛的基于FPGA的應用。

可復用代碼——知識產權

FPGA平臺上的可復用代碼模塊通常稱為IP（知識產權）核——從傳統(tǒng)芯片設計長時間演化來的名稱。在LabVIEW FPGA中，這樣的IP核由常用于LabVIEW編程和LabVIEW工具集的子VI組成。LabVIEW FPGA中的子VI支持我們一次實現(xiàn)不同的函數(shù)與操作，優(yōu)化FPGA上的實現(xiàn)，然后將其運用至不同的應用。為使這樣的子VI可以與不同的重疊需求和架構方便地協(xié)同使用，我們需要遵循某些基本指導方針，以確保子VI廣泛可用，而不是專為一項特定應用而優(yōu)化。

為進一步促進和改善LabVIEW FPGA IP的復用，代碼模塊應當除子VI源碼以外還包括一些組件。這些組件包括文檔、測試代碼和使用IP的基本范例。

在LabVIEW FPGA應用中，IP代碼模塊典型地用于一些操作的執(zhí)行，如通信協(xié)議（如SPI、I2C等）的編碼與解碼、數(shù)字信號處理、濾波、控制算法的實現(xiàn)、傳感器信號（如PWM、積分信號）的編碼/解碼和基準標定等。

開發(fā)LabVIEW FPGA IP的最基本指導方針便是，開發(fā)不僅獨立于其主應用、而且對其主應用不產生影響或不會有顯著要求的代碼模塊。IP代碼模塊與其主應用間的唯一需求或依賴性應當是子VI連接面板的接口。該文檔將闡述如何在LabVIEW FPGA IP中創(chuàng)建這樣的調用獨立的IP子VI，并展示一些相關范例。

I/O與資源的獨立性

為使LabVIEW FPGA IP便于應用于不同的應用，它應當獨立于任何輸入/輸出通道（I/O）或其他硬件資源，如FPGA塊存儲器。根據(jù)具體的應用，最終應用可以使用不同的RIO板卡或其他FPGA目標平臺。因此，IP代碼模塊不應根據(jù)一個特定類型的I/O資源進行編程。將IP模塊集成至最終應用的編程人員或開發(fā)人員將選擇使用某個特定的I/O資源。來自I/O資源數(shù)據(jù)與值，應當以參數(shù)的方式傳遞給IP模塊，或從IP模塊返回。

例如對于一個PWM輸出IP模塊，應用開發(fā)人員將為PWM輸出信號選用某條數(shù)字輸出線。在此例中，該PWM IP模塊應當產生并輸出信號的當前狀態(tài)。開發(fā)人員將把在更高層次VI中賦值給I/O資源。該I/O資源未嵌入在IP代碼模塊的框圖中。

圖1：一個調用PWM輸出IP代碼模塊（子VI）的應用VI的框圖

同樣的指導方針應用于任意輸入信號。例如，假設您在使用一個由數(shù)字濾波器設計工具包創(chuàng)建的模擬濾波器IP子VI，模擬數(shù)值應當自該濾波器子VI外部采集，然后傳遞給IP代碼模塊。

圖2：使用一個模擬濾波器IP子VI（直接FIR）。模擬數(shù)值在主VI采集并傳遞給濾波器IP。

獨立于I/O資源的IP代碼模塊的開發(fā)，使其使用更為方便和靈活，并支持將其多次集成到一項應用，而不必定制該IP代碼模塊的每個實例。

塊存儲

除了I/O通道外，其他可能為LabVIEW FPGA IP使用的資源便是塊（用戶）存儲器。LabVIEW FPGA支持開發(fā)人員利用多個不同的函數(shù)訪問FPGA上的塊存儲器，其中包括存儲器讀/寫、FIFO、查詢表及其他函數(shù)。這些函數(shù)中的大多數(shù)均在塊存儲中創(chuàng)建了一個唯一的地址空間，以避免發(fā)生IP與該應用其他IP間的存儲器沖突。

然而，LabVIEW FPGA 8.0存儲器讀函數(shù)和存儲器寫函數(shù)，對于其在作為當前FPGA功能特性一部分的任一VI中使用的所有實例，均使用了一個16 kB共有地址空間，這個共有地址空間被當前FPGA功能中任一VI的函數(shù)實例所使用。使用這些函數(shù)可能會與該應用其他部分使用的存儲器產生沖突，因此不應當使用這些函數(shù)。如果需要在利用LabVIEW FPGA 8.0（或者更早版本）開發(fā)的IP代碼模塊中支持隨機存儲訪問，您應當使用利用LabVIEW存儲器擴展應用程序創(chuàng)建的一個存儲器模塊。

在LabVIEW FPGA 8.20中，每個存儲器讀函數(shù)和存儲器寫函數(shù)引用一個特定的存儲塊（地址空間），典型情況下，它在LabVIEW項目中作為一項資源被創(chuàng)建。由于這些存儲塊在項目中被定義，因此，如果您將一個IP代碼模塊VI加載至一項新應用，它們不會自動轉遞給新的項目。為此，您可以在VI中定義一個存儲塊作為VI-Scoped存儲配置，而不是LabVIEW項目。這一VI-Scoped存儲塊可以在IP中創(chuàng)建并使用；對于任一使用該IP的新應用，它將被自動創(chuàng)建。

圖3：使用LabVIEW FPGA 8.20 VI scoped指定存儲塊

相似地，使用塊存儲器來緩存數(shù)據(jù)的LabVIEW FPGA FIFO函數(shù)，是基于一個在LabVIEW項目中創(chuàng)建的FIFO資源。在LabVIEW FPGA 8.0中，如果您決定使用一個IP代碼模塊中的FIFO，該IP的用戶需要在應用項目中手動創(chuàng)建相關的FIFO資源。為免除對IP代碼模塊用戶的這一額外需求，我們建議對于LabVIEW FPGA 8.0中的任何IP代碼模塊避免使用FIFO。

在LabVIEW 8.20中，您可以選擇創(chuàng)建一個VI-Scoped FIFO配置以一個VI專用FIFO存儲塊。這一操作與指定VI-Scoped存儲塊的方式相同。

圖4：使用LabVIEW FPGA 8.20 VI范圍指定FIFO

無論存儲器如何被IP代碼模塊或應用的其他部分使用，都從FPGA上可用的公共塊存儲器上分配存儲空間，存儲空間的大小取決于目標平臺中所使用的特定FPGA。因此，對于IP代碼模塊的使用者，重要的是知道IP使用了多少存儲器。這一信息應當包含在文檔和上下文感知的幫助文件中。使用IP模塊的開發(fā)人員必須明確了解應用中不同部分所使用的塊存儲器的大小，以防止編譯過程中可能的存儲溢出。

定時獨立性

為使IP模塊能夠自由運用于LabVIEW FPGA應用中，該代碼模塊不應對主應用的定時產生明顯影響。例如，在處理來自一個積分編碼器的一對數(shù)字輸入信號時，解碼位置信息的代碼模塊不應當顯著延遲調用它的應用程序。這就意味著，該IP代碼模塊子VI應當快速、高效地執(zhí)行其操作。在大多數(shù)情況下，這要求子VI中不應存在任何循環(huán)結構。而且，子VI也不應使用任何等待或其他延遲代碼運行的定時函數(shù)。如若定時或循環(huán)功能需要作為主應用的一部分，那么應當在調用它的VI中實現(xiàn)這些功能。下面的框圖展示了一個積分解碼器的實現(xiàn)。該范例使用局部變量存儲IP代碼模塊一次調用以及下一次調用（其詳細描述見下段）的狀態(tài)信息。

圖5：一個積分解碼器IP代碼模塊范例

使IP代碼模塊定時獨立于調用者的指導方針，存在一個例外：如果該IP代碼模塊目的在于為其調用應用提供定時功能。此類IP代碼模塊的例子便是一個數(shù)據(jù)采集掃描時鐘例程。下面的框圖展示了一個簡單的IP代碼模塊，它實現(xiàn)了一個具有附加功能特性的掃描時鐘，附加功能就是驗證調用的應用程序是否能夠滿足指定的定時。這一增強的掃描時鐘可以快捷運用于多個不同的應用中。在此例中，IP代碼模塊的操作與定時依賴性應當以文檔的形式詳細描述，以便該IP的用戶了解其應用的定時行為將受到怎樣的影響。

圖6：一個掃描時鐘IP代碼模塊范例

框圖獨立性

LabVIEW FPGA IP代碼模塊可以運用于使用不同編程模型的廣泛應用中。許多LabVIEW FPGA特性采用while循環(huán)和for循環(huán)編寫而成，這些循環(huán)并沒有對代碼、函數(shù)和其中所使用的VI作太多限制。然而，單周期定時循環(huán)可以運用于一些要求更短周期時長的應用。因此，如果可行的話，IP代碼模塊應當通過編寫使其可以運用于一個單周期定時循環(huán)中。這將對IP代碼模塊內的代碼施加一定的限制。然而，這些限制與前述討論定時獨立性的部分中所介紹的指導方針相似。

避免在您的IP代碼模塊中使用任何循環(huán)。

使用局部變量存儲您的IP代碼模塊的一次調用以及下一次調用的狀態(tài)信息。

避免在您的IP模塊中使用任何定時函數(shù)。

避免在您的IP代碼模塊中使用與單周期定時循環(huán)不兼容的函數(shù)，如商余函數(shù)。

一些應用或許使用了一個IP代碼模塊的多個拷貝，該代碼模塊應當無縫支持這樣的操作。如果代碼模塊子VI使用了任何局部變量存儲狀態(tài)信息，那么該子VI應當設置為可重入。這樣將在編譯過程中創(chuàng)建多個FPGA之上的子VI的實例，每個實例都擁有其專用存儲空間用于存放狀態(tài)信息。

文檔、測試與范例

在IP代碼模塊開發(fā)過程中，文檔、測試和范例構造也都應當成為開發(fā)過程中有意為之的一部分。其他不熟悉該代碼模塊的開發(fā)人員將在其自己的應用中使用該代碼并且需要掌握關于如何正確使用該IP的信息。

作為實現(xiàn)的一部分，每個將為其他開發(fā)人員使用的子VI都應當包含有LabVIEW上下文幫助。當幫助窗口打開并且鼠標光標懸浮于子VI上方時，該上下文幫助將顯示在LabVIEW中。該文檔應當包含關于VI操作/功能的一個基本描述，以及關于每個輸入輸出參數(shù)的基本描述。還應當注意任何其他關于子VI的編程限制或約束，如在單周期定時循環(huán)中的使用或塊存儲的利用率。關于VI及其參數(shù)的更詳細描述應當包含在一個單獨的用戶或參考手冊文檔中。

圖7：PWM發(fā)生器IP的上下文幫助范例

一旦完成了IP代碼模塊的基本實現(xiàn)，測試與范例構造就成了開發(fā)過程中的下一個邏輯步驟。測試將確保該IP代碼模塊在各種不同的應用中完成預期的操作。IP代碼模塊的測試應當仔細進行，覆蓋不同的輸入值和不同的編程場景，而不是僅僅覆蓋最初所考慮的內容。對于每個IP，應當完成多個實例的測試以及在不同編程結構中的使用。

最終的IP代碼模塊應當包括一些基本范例和可能更高級的范例，以闡述該代碼模塊如何在應用中使用。通常，對于圍繞某個特定的IP的一項應用，這些范例將成為工作的起點。

圖8：展示PWM發(fā)生器IP的使用方法的VI范例

總結

如果創(chuàng)建的IP代碼模塊靈活且易于使用，那么LabVIEW FPGA IP代碼模塊可以在應用開發(fā)中提供顯著的優(yōu)勢和節(jié)約。該文檔所介紹的指導方針將有助于確保IP可以方便地復用并無須為單個應用進行定制處理。

下面是在開發(fā)任何LabVIEW FPGA IP過程中應當遵循的指導方針的總結列表：

I/O資源不應嵌入在IP代碼模塊的框圖中。

請勿在IP中使用項目引用的存儲器讀寫函數(shù)或FIFO讀寫函數(shù)。如可能，使用一個VI scoped存儲塊或FIFO（LabVIEW 8.20）。

文檔化表述IP中存儲器（存儲器拓展例程存儲塊、FIFO和查詢表等）的所有使用。在IP的分布中包含任何存儲器拓展例程存儲塊VI。

不要在IP中包含任何循環(huán)結構或等待/循環(huán)定時器函數(shù)，除非這便是該IP的主要目標。

在IP中使用局部變量存儲狀態(tài)信息。

文檔化表述IP的任何非正常的定時行為。