日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 嵌入式 > 嵌入式硬件

摘 要: 提出了一種基于循環(huán)前綴的符號(hào)同步算法。此算法在最大似然估計(jì)的基礎(chǔ)上加以改進(jìn),簡(jiǎn)化了符號(hào)同步中相關(guān)運(yùn)算的判決方法,在保持同步效率的同時(shí),極大地節(jié)約了硬件資源,使算法更易于硬件實(shí)現(xiàn)。改進(jìn)算法基于IEEE 802.11a的標(biāo)準(zhǔn)提出,通過(guò)Matlab仿真分析其性能,并在FPGA硬件平臺(tái)上實(shí)現(xiàn),利用ChipScope觀測(cè)得到波形。實(shí)驗(yàn)結(jié)果表明,電路系統(tǒng)工作可靠,滿足設(shè)計(jì)要求。
關(guān)鍵詞: OFDM; 循環(huán)前綴; 同步; FPGA

OFDM(Orthogonal Frequency Division Multiplexing)即正交頻分復(fù)用技術(shù),實(shí)際上是多載波調(diào)制的一種。其主要思想是:將信道分成若干正交子信道,將高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成并行的低速子數(shù)據(jù)流,調(diào)制到在每個(gè)子信道上進(jìn)行傳輸。
信號(hào)在無(wú)線信道中傳輸時(shí),會(huì)受到多徑衰落、時(shí)延擴(kuò)展、多普勒頻移等現(xiàn)象的影響,破壞子載波的正交性。系統(tǒng)接收端會(huì)因定時(shí)不準(zhǔn)確導(dǎo)致FFT處理窗包含連續(xù)兩個(gè)OFDM信號(hào),引入數(shù)據(jù)誤差造成符號(hào)間干擾(ISI)。因此,符號(hào)同步顯得尤為重要。同步的定時(shí)和頻偏估計(jì)算法通常分為兩類:第一類為數(shù)據(jù)輔助估計(jì)[1],即基于導(dǎo)頻或訓(xùn)練序列的同步算法,第二類是非數(shù)據(jù)輔助估計(jì)[2-3],即利用數(shù)據(jù)自身的冗余性進(jìn)行同步計(jì)算。本文提出了一種基于循環(huán)前綴的非數(shù)據(jù)輔助估計(jì)算法。
1系統(tǒng)模型
1.1 IEEE802.11a的基帶系統(tǒng)模型
IEEE802.11a基帶系統(tǒng)收發(fā)機(jī)各功能模塊如圖1所示,其中上半部分對(duì)應(yīng)于發(fā)射機(jī)鏈路,下半部分對(duì)應(yīng)于接收機(jī)鏈路。系統(tǒng)可采用BPSK、QPSK、16QAM和64 QAM四種調(diào)制類型以及1/2 、2/3和3/4三種編碼速率分別來(lái)支持6 Mb/s~54 Mb/s的數(shù)據(jù)速率。一個(gè)OFDM符號(hào)中包含48個(gè)映射后的復(fù)數(shù)數(shù)據(jù),4個(gè)導(dǎo)頻信息以及12個(gè)零點(diǎn),因此該系統(tǒng)采用64點(diǎn)IFFT和FFT運(yùn)算,為了克服符號(hào)間干擾,在每個(gè)OFDM符號(hào)前加入16點(diǎn)的保護(hù)前綴[4]。

1.2 OFDM符號(hào)結(jié)構(gòu)
在OFDM中,基帶帶寬由N個(gè)子載波占用,符號(hào)速率為單載波傳輸模式的1/N,正是因?yàn)檫@種低符號(hào)速率,可以使OFDM系統(tǒng)抵抗多徑信道導(dǎo)致的ISI。另外,通過(guò)在每個(gè)OFDM符號(hào)前加入保護(hù)前綴可以進(jìn)一步抵抗符號(hào)間干擾,即將每個(gè)OFDM符號(hào)后時(shí)間中的樣點(diǎn)復(fù)制到OFDM符號(hào)的前面,形成前綴,在增加符號(hào)長(zhǎng)度的同時(shí),也維持了子載波的正交性。OFDM符號(hào)結(jié)構(gòu)如圖2所示。

2 符號(hào)定時(shí)同步
2.1 OFDM信號(hào)和信道模型
在OFDM系統(tǒng)中,傳輸?shù)腘個(gè)復(fù)數(shù)信號(hào)經(jīng)過(guò)串并轉(zhuǎn)換和IFFT后,被調(diào)制到N路子載波上,其中每個(gè)OFDM符號(hào)后的L個(gè)樣值被復(fù)制到符號(hào)前作為循環(huán)前綴,基帶信號(hào)s(n)表示如下[4]:

2.2 改進(jìn)算法的定時(shí)估計(jì)
在多徑衰落信道中,最大似然定時(shí)估計(jì)算法可以表示為[5]:

由于循環(huán)前綴的長(zhǎng)度為L(zhǎng),可分別計(jì)算L個(gè)點(diǎn)的實(shí)部Re{rdif(n)}和虛部Im{rdif(n)}的總值:

3 算法仿真與分析
  用Matlab對(duì)上述兩種算法進(jìn)行仿真分析并進(jìn)行對(duì)比。主要仿真參數(shù)按照IEEE802.11a的標(biāo)準(zhǔn)設(shè)定如下:子載波采用BPSK調(diào)制方式,進(jìn)行64點(diǎn)的FFT運(yùn)算,循環(huán)前綴的點(diǎn)數(shù)為16,總子載波數(shù)為52,其中數(shù)據(jù)子載波數(shù)為48。
  圖3(a)是根據(jù)最大似然估計(jì)算法,在SNR=10 dB的高斯信道中進(jìn)行仿真得到的圖形。仿真中,通過(guò)觀測(cè)歸一化后OFDM估計(jì)的峰值,獲得最大似然估計(jì)的定時(shí)同步點(diǎn)。圖3(b)則是在相同的環(huán)境下對(duì)改進(jìn)算法進(jìn)行仿真得到的結(jié)果。算法中通過(guò)檢測(cè)輸出峰值,可以較理想地確定符號(hào)同步的位置。從圖中可以看出,改進(jìn)算法可得到較明顯的同步定位點(diǎn)。

再?gòu)木秸`差(MSE)的角度比較兩種算法,結(jié)果如圖4所示。從圖中可以看出,兩者曲線的走勢(shì)相近。從同步性能來(lái)看,兩者不相上下,但由于所提出算法的硬件實(shí)現(xiàn)成本比最大似然估計(jì)算法低很多,因此所提出算法相對(duì)較好。

4 FPGA實(shí)現(xiàn)
本設(shè)計(jì)采用Xilinx公司Virtex 2p系列器件實(shí)現(xiàn)各模塊構(gòu)建。改進(jìn)算法在ISE10.1開(kāi)發(fā)軟件下編譯通過(guò),并在Modelsim環(huán)境下仿真,最后運(yùn)用ChipScope進(jìn)行在線邏輯分析并得出結(jié)果。
符號(hào)同步系統(tǒng)框圖如圖5所示,信號(hào)先經(jīng)過(guò)64個(gè)時(shí)鐘的延時(shí),再與當(dāng)前的數(shù)據(jù)相減并取模。硬件上充分利用FPGA中資源,構(gòu)成32個(gè)并行減法器(實(shí)部虛部各16個(gè)),然后32組數(shù)據(jù)取模后相加,再依次調(diào)用FPGA中除法器以及乘法器的IP核進(jìn)行求倒和平方運(yùn)算,最后設(shè)定判決門限對(duì)同步點(diǎn)進(jìn)行判決。

本設(shè)計(jì)用FPGA模擬了無(wú)線信道中10 dB的信噪比,如圖6所示;觀測(cè)改進(jìn)算法的同步定時(shí)估計(jì)值如圖7所示。兩圖均用ChipScope進(jìn)行在線邏輯觀測(cè)。從圖7中可以看出,估計(jì)值出現(xiàn)的尖銳的峰值處就是同步的定位點(diǎn)??赏ㄟ^(guò)設(shè)定合理的判決門限,使得OFDM符號(hào)同步達(dá)到較高的準(zhǔn)確率。由生成報(bào)表可知,該設(shè)計(jì)使用觸發(fā)器個(gè)數(shù)為2 379,占總資源的8%;LUT的個(gè)數(shù)為1 473,占總資源的5%。綜上可知,實(shí)驗(yàn)結(jié)果正確、設(shè)計(jì)可行。

OFDM技術(shù)預(yù)計(jì)將成為3 G以后主流的移動(dòng)通信技術(shù)。本文主要針對(duì)OFDM系統(tǒng)符號(hào)定時(shí),提出了一種非數(shù)據(jù)輔助型的同步估計(jì)算法,利用循環(huán)前綴的冗余性,對(duì)數(shù)據(jù)樣值的末端和循環(huán)前綴進(jìn)行相關(guān)運(yùn)算來(lái)糾正符號(hào)同步誤差。文中推導(dǎo)了改進(jìn)的相關(guān)算法,并和最大似然估計(jì)相比較,進(jìn)行Matlab仿真驗(yàn)證并且在硬件上用FPGA成功實(shí)現(xiàn)。
參考文獻(xiàn)
[1] SCHMIDL T M, COX D C. Robust frequency and timing synchronization for OFDM [C].IEEE Transactions on Communications,1997,45(12):1613-1621.
[2] HSIEH M H, WEI Che Ho. A lowcomplexity frame synchronization and frequency offset compensation scheme for OFDM systems over fading channels. Vehicular Technology[C]. IEEE Transactions on.1999,48(5):1596-1609.
[3] ZHENG Hua Rong, TANG Jue,SHEN Bo.Low-complexity joint synchronization of symbol timing and carrier frequency for OFDM systems [C]. Consumer Electronics,IEEE Transactions on. 2005,51(3):783-789.
[4] 王文博, 鄭侃.寬帶無(wú)線通信OFDM技術(shù) [M].北京:人民郵電出版社,2007:1-39.
[5] LEE J L, TOUMPAKARIS H D. Maximum likelihood estimation of time and frequency offset for OFDM systems[C]. Electronics Letters Volume:40 Issue:22 Date:28 Oct. 2004,40(22):1428-1429.

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

從一張?jiān)O(shè)計(jì)圖紙到指尖觸手可及的精巧玩具,3D打印正在化身為創(chuàng)客空間與家庭中的全能助手。以全球約12億個(gè)家庭為基數(shù)計(jì)算,目前消費(fèi)級(jí)3D打印機(jī)的整體滲透率尚不足1%,卻已展現(xiàn)出高達(dá)28.8%的年復(fù)合增長(zhǎng)率。今年行業(yè)預(yù)估全球銷...

關(guān)鍵字: MCU 3D打印 算法

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過(guò)處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過(guò)每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開(kāi)發(fā),不僅速度慢如蝸牛,且無(wú)法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過(guò)"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問(wèn)控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開(kāi)發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過(guò)OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡(jiǎn)單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA
關(guān)閉