138譯碼器是常用譯碼器之一，138譯碼器中使用較多的型號為74hc138。對于這款138譯碼器，小編曾予以介紹。本文對于138譯碼器的講解，將基于74hc138譯碼器，構建一個6-64線譯碼器，并利用74hc138譯碼器建造一個全加器。如果你對本文即將涉及的內容存在一定興趣，不妨繼續(xù)往下閱讀哦。

一、74hc138構成6-64線譯碼器的方法介紹

74hc138大家應該都很熟悉，那么關于74hc138構成6-64線譯碼器的方法你知道嗎?本文為你介紹的就是關于74hc138構成6-64線譯碼器方法。

74HC138譯碼器可接受3位二進制加權地址輸入(A0, A1和A2)，并當使能時，提供8個互斥的低有效輸出(Y0至Y7)。74HC138特有3個使能輸入端：兩個低有效(E1和E2)和一個高有效(E3)。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。利用這種復合使能特性，僅需4片74HC138芯片和1個反相器，即可輕松實現(xiàn)并行擴展，組合成為一個1-32(5線到32線)譯碼器。任選一個低有效使能輸入端作為數(shù)據(jù)輸入，而把其余的使能輸入端作為選通端，則74HC138亦可充當一個8輸出多路分配器，未使用的使能輸入端必須保持綁定在各自合適的高有效或低有效狀態(tài)。

74hc138引腳排列圖

74hc138真值表

利用使能端能方便地將兩個3/8譯碼器組合成4/16譯碼器，如下圖

依次類推就是：

測試結果

程序

本文中關于74hc138構成6-64線譯碼器方法，小編就先介紹到這了，不知你明白沒有?接下來的部分，小編將介紹如何利用74hc138譯碼器構建一個全加器。

二、如何用74HC138譯碼器設計一個全加器

74HC138譯碼器設計一個全加器怎么做你知道嗎?如果你不是特別了解，繼續(xù)往下看哦。

74HC138是一款高速CMOS器件，74HC138引腳兼容低功耗肖特基TTL(LSTTL)系列。74HC138譯碼器可接受3位二進制加權地址輸入(A0, A1和A2)，并當使能時，提供8個互斥的低有效輸出(Y0至Y7)。

74HC138特有3個使能輸入端：兩個低有效(E1和E2)和一個高有效(E3)。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。

74HC138是高速硅柵CMOS解碼器，適合內存地址解碼或數(shù)據(jù)路由應用。74HC138 作用原理于高性能的存貯譯碼或要求傳輸延遲時間短的數(shù)據(jù)傳輸系統(tǒng),在高性能存貯器系統(tǒng)中,用這種譯碼器可以提高譯碼系統(tǒng)的效率。將快速賦能電路用于高速存貯器時,譯碼器的延遲時間和存貯器的賦能時間通常小于存貯器的典型存取時間,這就是說由肖特基鉗位的系統(tǒng)譯碼器所引起的有效系統(tǒng)延遲可以忽略不計。HC138 按照三位二進制輸入碼和賦能輸入條件,從8 個輸出端中譯出一個 低電平輸出。兩個低電平有效的賦能輸入端和一個高電平有效的賦能輸入端減少了擴展所需要的外接門或倒相器,擴展成24 線譯碼器不需外接門;擴展成32 線譯碼器,只需要接一個外接倒相器。在解調器應用中,賦能輸入端可用作數(shù)據(jù)輸入端。

74HC138真值表:

邏輯函數(shù)表達式:

全加器有3個輸入信號，有兩個輸出信號，因此可選74HC138和兩個與非門來實現(xiàn)。

講A1連A2、B1連A1、C1連A0，則Si、Ci變?yōu)椋?

由此可畫出所涉及的全家器電路

上圖中所使用的74LS138和74HC138兩者功能一樣，74HC138采用高速CMOS工藝制作，自身功耗低，輸出高低電平范圍寬。74LS138采用早期的雙極型工藝，驅動能力相對較大些。

關于74HC138設計全加器電路的介紹就到這里了，能力有限如有不足之處還望海涵。

以上便是此次小編帶來的“138譯碼器”相關內容，通過本文，希望大家對如何利用74HC138譯碼器構建6-64線譯碼器具備一定的認知，并對如何基于74HC138譯碼器構建一個全加器有所了解。如果你喜歡本文，不妨持續(xù)關注我們網(wǎng)站哦，小編將于后期帶來更多精彩內容。最后，十分感謝大家的閱讀，have a nice day!