波形發(fā)生器在網(wǎng)上有諸多資料，想了解波形發(fā)生器的朋友可以通過網(wǎng)絡學習。往期文章中，小編對波形發(fā)生器有過諸多介紹。本文中，小編將對任意波形發(fā)生器予以介紹，主要在于詳細介紹任意波形發(fā)生器原理。如果你對本文即將討論的內(nèi)容存在興趣，不妨繼續(xù)往下閱讀哦。

按具體實現(xiàn)原理，AWG又可分為DDS-based和True Arb兩類。

1. DDS-based AWG

DDS,即Direct Digital Synthesis直接數(shù)字合成，一種頻率合成的方法。前文也提到正弦信號發(fā)生器一般使用了頻率合成技術。那么什么是頻率合成?

信號源都需要使用振蕩器，一般振蕩器的輸出頻率范圍有限，并且在寬的頻率范圍內(nèi)難以獲得高穩(wěn)定度。那么就需要從頻率單一但準確度和穩(wěn)定度高的振蕩源(比如晶體振蕩器)派生出各種需要的頻率。這種從一種頻率派生出多種頻率信號的方法就是頻率合成。比如一個振蕩器輸出的單一頻率信號，可利用倍頻、分頻、混頻技術實現(xiàn)頻率的加、減、乘、除運算，合成一系列頻率的信號，這些頻率都和振蕩器頻率(稱基準頻率)相參，這種方法稱為直接模擬合成(Direct Analog Synthesis)。此外還有基于PLL的間接頻率合成。

DDS是另外一種重要的頻率合成技術。先來看如何用DDS技術產(chǎn)生正弦信號。我們知道，正弦波的頻率可表示為f=ω/2π=Δθ/(2πΔt)。Δθ是正弦信號經(jīng)過一段時間Δt之后的相位增量。在同樣的時間Δt內(nèi)，相位增量越大，角速率就越高，振蕩頻率就越高。DDS正是基于這種頻率和角速率的關系來合成想要的頻率。請看下面的DDS原理框圖:

圖 1 DDS原理框圖

相位累加器用來產(chǎn)生表示相位的序列，它以基準時鐘fs為節(jié)拍，以K為累加值，產(chǎn)生線性增長的相位序列。例如相位累加器初始值表示的相位是0，K對應的累加值為π/10，那么累加器在基準時鐘的激勵下依次產(chǎn)生表示0, π/10, 2π/10, 3π/10……18 π/10,19 π/10, 2π, 0, π/10,…等相位的序列。

表示相位的序列用做一個正弦波查找表的地址，該查找表實現(xiàn)相位到幅度的轉(zhuǎn)換，輸出相位所對應的正弦波幅度值，這個時候幅度還是數(shù)字序列，經(jīng)過DAC和低通濾波器后輸出平滑的正弦波?；鶞蕰r鐘同時也是查找表的輸出時鐘和DAC的采樣時鐘。

K就是相位增量Δθ，基準時鐘周期1/fs就是時間增量Δt，即

f=Δθ/(2πΔt)=K*fs/2π

也就是說，輸出信號于基準時鐘fs相參，頻率受相位增量K控制。例如相位增量是π/10時，20個基準時鐘周期就能輸出一個周期的正弦信號，即頻率為fs/20;如果相位增量增加到π/5時，能在更短的時間完成一個周期的掃描，頻率因此提高，即fs/10。

推廣到任意波的情況，查找表中如果保存的是任意一段波形的量化數(shù)據(jù)，那么輸出的信號將是以該波形為一個周期的重復信號。重復頻率同樣受相位增量控制。

從DDS原理可以看出，在基準時鐘不變的情況下，如果改變輸出頻率，存儲器中的數(shù)據(jù)點并不都能輸出。輸出頻率越高，需要的相位增量越大，跳過的數(shù)據(jù)點越多。這可能會影響信號保真度。

比如基準時鐘為100MHz，存儲器的容量為100pts,保存了欲輸出信號一個周期的采樣點數(shù)據(jù)。

如果需要輸出頻率為1MHz，在每個采樣時鐘節(jié)拍下，依次輸出所有采樣點即可滿足要求。

如果需要輸出頻率為2MHz，相位增量就必須增加1倍，也就是每個采樣時鐘節(jié)拍需要跳過1個采樣點。如果反映信號瞬變的數(shù)據(jù)點恰好在被跳過的采樣點里，輸出信號保真度就會受損。見下圖示意：

圖 2 不同頻率的輸出波形數(shù)據(jù)

如果需要輸出頻率為300kHz，和基準時鐘不是整數(shù)倍關系。那么不僅有些數(shù)據(jù)點會被跳過，而且此周期輸出的數(shù)據(jù)點和下一個周期輸出的數(shù)據(jù)點不相同，見下圖示意。輸出信號可能有相位截斷和頻率泄漏

圖 3 基準頻率和輸出頻率不是整數(shù)倍關系

盡管基于DDS原理的AWG有上述的一些缺點，但DDS具有低成本、低功耗、高分辨率和頻率轉(zhuǎn)換速度快等優(yōu)點，適合輸出調(diào)頻、調(diào)相、掃頻信號。而且通過合理的設定基準時鐘、相位增量和輸出頻率的關系，能夠使信號保真度滿足測試要求。

2. True Arb

True Arb就是真任意波形發(fā)生器的意思，這是相對于DDS可能丟掉一些數(shù)據(jù)的特點而言。下圖是True Arb的原理框圖：

圖 4 True Arb原理框圖

True Arb以一個可變的采樣時鐘從波形存儲器中讀出量化數(shù)據(jù)，然后經(jīng)過DAC和低通濾波器后輸出。如果需要改變輸出信號頻率，就調(diào)節(jié)采樣時鐘的頻率。True Arb更接近于一個數(shù)字存儲示波器的逆過程：

1)數(shù)字存儲示波器的采樣率可以變化，True Arb的采樣時鐘頻率也可以變化。

2)數(shù)字存儲示波器的約束條件：儲器容量=采樣率×采樣時間

True Arb的約束條件：存儲容量=采樣率×信號重復周期

例如AWG的存儲容量為2Mpts,如果采樣率設為100MS/s，那么輸出信號的最大重復周期為20ms，即最小重復頻率50Hz。如果要輸出更低頻率的信號，就必須降低采樣率。

可以看出，通過改變采樣時鐘來改變輸出頻率的方法，能夠保證存儲器中的數(shù)據(jù)都被輸出，相比DDS方法，信號保真度更好。

另外True Arb存儲器從邏輯上可以分成若干片段，每個片段的波形數(shù)據(jù)可以單獨、重復輸出，即所謂波形序列(Sequence)功能。例如存儲器深度為1Mpts。可以分為3個片段，分別可以保存500kpts、400kpts、100kpts數(shù)據(jù)?？梢远x第一個片段波形重復輸出3次后，第二個片段波形輸出1次，第三個片段波形重復輸出2次，又重新回到第一個片段開始新的循環(huán)… 這種功能的好處是可以設計更復雜的波形，并最大程度利用存儲器容量。比方需要產(chǎn)生這樣一種信號，先輸出一個寬度25us、幅度3V的脈沖，保持低電平20s后再輸出一個寬度25us、幅度5V的脈沖，再經(jīng)過50s的低電平后完成一次重復，開始下一個周期。這樣一個信號，必須有相對較高的采樣率才能重建出25us的脈沖，但信號重復周期長，True Arb的約束條件決定了，在有限的存儲器容量下，無法保存高采樣率下的長時間波形數(shù)據(jù)。這時就可以利用波形序列功能。比如第一個片段保存3V脈沖，輸出一次，第二個片段保存50us低電平，重復輸出400000次，總持續(xù)時間為20s，第三個片段保存5V脈沖，輸出一次，第三個片段保存50us低電平，重復輸出1000000次，總持續(xù)時間50s。如下圖示意：

圖 5 波形序列功能示意

兩種AWG結(jié)構的特點總結(jié)如下：

以上便是此次小編帶來的“波形發(fā)生器”相關內(nèi)容，通過本文，希望大家對任意波形發(fā)生器的原理具備一定的認知。如果你喜歡本文，不妨持續(xù)關注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!