利用賽靈思技術(shù)，設計團隊現(xiàn)在能在芯片上構(gòu)建線路卡，并根據(jù)其特定網(wǎng)絡服務和應用定制硬件。

在通信架構(gòu)受消費者對更高帶寬、更好更可靠更安全服務需求推動而快速發(fā)展演進之際，賽靈思積極創(chuàng)新，推出了一項改變游戲規(guī)則的技術(shù)和設計方法，致力于幫助客戶快速為有線和無線網(wǎng)絡以及數(shù)據(jù)中心推出和升級下一代線路卡。這種新技術(shù)就是其軟件定義規(guī)范環(huán)境SDNet。結(jié)合使用賽靈思All Programmable FPGA和SoC，SDNet能讓通信設計團隊運用賽靈思所謂的“軟”定義網(wǎng)絡(“Softly”Defined Network)這一革命性創(chuàng)新方法來實現(xiàn)下一代軟定義網(wǎng)絡架構(gòu)線路卡的設計和升級。

賽靈思通信IP和服務副總裁Nick Possley指出，過去20年來，通信架構(gòu)主要包含固定的控制層和數(shù)據(jù)層，而且無法隨著網(wǎng)絡要求的發(fā)展進行擴展。如果電信運營商想擴展網(wǎng)絡功能、提高整體帶寬，這種僵硬化的架構(gòu)就迫使其不得不頻繁更換設備。線路卡是系統(tǒng)的核心器件，基本采用高度專業(yè)化的ASIC、ASSP和存儲器IC組合。FPGA則用于加速和橋接線路卡芯片間的通信。

隨著需求的加快，電信運營商和通信系統(tǒng)企業(yè)為滿足有關(guān)需求開始探索更好的解決方案。過去幾年來，這些企業(yè)開始轉(zhuǎn)而采用軟件定義網(wǎng)絡（SDN）和網(wǎng)絡功能虛擬化（NFV）技術(shù)。這種架構(gòu)將控制層和數(shù)據(jù)層相分離，并為控制層添加了更多軟件虛擬化功能，這樣電信運營商就能快速部署新應用，而且網(wǎng)絡設備也比在傳統(tǒng)網(wǎng)絡中更易于升級換代，從而有助于延長使用壽命（進而提高盈利能力）并簡化網(wǎng)絡管理（見圖1）。

不過Possley指出，即便是最近新推出的SDN和NFV架構(gòu)也仍然相當死板，因為數(shù)據(jù)層不具可編程性，設計通常采用現(xiàn)成的ASSP。居網(wǎng)絡核心地位的線路卡采用現(xiàn)成的分立包處理器和連接至光學器件的流量管理器ASSP，與協(xié)處理器和外部存儲器一起使用。這種線路卡還采用FPGA來加速所有這些芯片間的通信。

許多不同芯片制造商為SDN和NFV架構(gòu)打造的最新版ASSP確實符合SDN規(guī)范。但由于供應商推出向所有網(wǎng)絡系統(tǒng)公司推出通用的ASSP，因此這些芯片在產(chǎn)品差異化或功能擴展方面缺乏競爭力。這樣一來，網(wǎng)絡系統(tǒng)廠商被迫降低價格來贏得電信運營商的青睞。

表面上，我們認為電信運營商會喜歡這種設備價格走低的趨勢。但實際上，即便是基于ASSP的SDN架構(gòu)中，固定的數(shù)據(jù)層設計也仍然非常僵硬，電信運營商如果發(fā)現(xiàn)ASSP固定的硬件功能無法滿足不斷變化的應用、協(xié)議升級和新特性需求，就只能進行昂貴的現(xiàn)場線路卡更換。線路卡更換需要關(guān)閉網(wǎng)絡，同時還要求技術(shù)人員拆下老舊線路卡并安上新卡。此外，ASSP廠商還傾向于在設計中內(nèi)置過多功能，試圖讓單個器件滿足眾多不同市場需求。這樣，這些ASSP線路卡就會耗費更多電力，導致設備發(fā)燙，因此電信運營商必須采取額外措施來給設備降溫。冷卻成本當然也會增加運營支出，從而進一步影響電信運營商的最終盈利能力。

更好的解決方案：軟定義網(wǎng)絡

采用SDNet和賽靈思革命性創(chuàng)新型軟定義網(wǎng)絡方法，通信系統(tǒng)公司能夠開發(fā)出集成低功耗All Programmable線路卡，其功能絕不僅限于軟定義控制層和SDN架構(gòu)所需要的網(wǎng)絡智能。這種新技術(shù)還能幫助廠商用具有內(nèi)容智能功能的軟件定義數(shù)據(jù)層硬件實現(xiàn)系統(tǒng)差異化。這意味著設計團隊能夠根據(jù)他們系統(tǒng)對網(wǎng)絡服務和應用的確切需求來定制硬件（見圖2）。

網(wǎng)絡架構(gòu)師（這些人通常沒有硬件設計背景）習慣用英語描述來表達具體協(xié)議要求，如Internet 的請求注解(RFC)或ISO標準文檔。

然后，他們要依靠精通目標器件底層架構(gòu)的專業(yè)工程師來手動將這些協(xié)議要求轉(zhuǎn)換為低層特定實現(xiàn)描述（通常要采用高度專業(yè)化的微代碼）。這些硬件工程師要么指定通用處理器或?qū)Ｓ镁W(wǎng)絡處理器如何執(zhí)行包處理，要么在定制ASIC中設計有關(guān)功能。

隨后網(wǎng)絡設計團隊必須驗證硬件能否實現(xiàn)架構(gòu)師的最初設計意圖，或者說能否至少滿足線路卡應使用的最新協(xié)議版本要求。如果線路卡無法滿足有關(guān)要求，那就必須重復設計過程直至能正確運行為止。由于所需規(guī)范和微代碼之間的關(guān)系不夠直觀，這一過程變得更加復雜，同時底層架構(gòu)性能存在局限性，功能因面向不同服務公司也存在差異。