74hc138譯碼器是什么，138譯碼器最全解析！
眾所周知，譯碼器(decoder)是一類多輸入多輸出組合邏輯電路器件，其可以分為：變量譯碼和顯示譯碼兩類。 變量譯碼器一般是一種較少輸入變?yōu)檩^多輸出的器件，常見的有n線-2^n線譯碼和8421BCD碼譯碼兩類;顯示譯碼器用來將二進制數(shù)轉換成對應的七段碼，一般其可分為驅動LED和驅動LCD兩類。
譯碼是編碼的逆過程，在編碼時，每一種二進制代碼，都賦予了特定的含義，即都表示了一個確定的信號或者對象。把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。或者說，譯碼器是可以將輸入二進制代碼的狀態(tài)翻譯成輸出信號，以表示其原來含義的電路。
譯碼器的種類很多，但它們的工作原理和分析設計方法大同小異，其中二進制譯碼器、二-十進制譯碼器和顯示譯碼器是三種最典型，使用十分廣泛的譯碼電路。 譯碼器 二進制碼譯碼器，也稱最小項譯碼器，N中取一譯碼器，最小項譯碼器一般是將二進制碼譯為十進制碼;
代碼轉換譯碼器，是從一種編碼轉換為另一種編碼;顯示譯碼器，一般是將一種編碼譯成十進制碼或特定的編碼，并通過顯示器件將譯碼器的狀態(tài)顯示出來。
74hc138譯碼器
74138是一種3線—8線譯碼器 ，三個輸入端CBA共有8種狀態(tài)組合(000—111)，可譯出8個輸出信號Y0—Y7。這種譯碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，譯碼器處于工作狀態(tài)，輸出低電平。當譯碼器被禁止時，輸出高電平。74ls138譯碼器時間波形的電路，使用的虛擬儀器為數(shù)字信號發(fā)生器和邏輯分析儀。數(shù)字信號發(fā)生器在一個周期內按順序送出兩組000—111的方波信號。
74HC138是一款高速CMOS器件，74HC138引腳兼容低功耗肖特基TTL(LSTTL)系列。74HC138譯碼器可接受3位二進制加權地址輸入(A0, A1和A2)，并當使能時，提供8個互斥的低有效輸出(Y0至Y7)。
74HC138特有3個使能輸入端：兩個低有效(E1和E2)和一個高有效(E3)。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。
74HC138是高速硅柵CMOS解碼器，適合內存地址解碼或數(shù)據(jù)路由應用。74HC138 作用原理于高性能的存貯譯碼或要求傳輸延遲時間短的數(shù)據(jù)傳輸系統(tǒng),在 高性能存貯器系統(tǒng)中,用這種譯碼器可以提高譯碼系統(tǒng)的效率。將快速賦能電路用于高速存貯器時,譯碼器的延遲時間和存貯器的賦能時間通常小于存貯器的典型存取時間,這就是說由肖特基鉗位的系統(tǒng)譯碼器所引起的有效系統(tǒng)延遲可以忽略不計。HC138 按照三位二進制輸入碼和賦能輸入條件,從8 個輸出端中譯出一個 低電平輸出。
兩個低電平有效的賦能輸入端和一個高電平有效的賦能輸入端減少了擴展所需要的外接門或倒相器,擴展成24 線譯碼器不需外接門;擴展成32 線譯碼器,只需要接一個外接倒相器。在解調器應用中,賦能輸入端可用作數(shù)據(jù)輸入端。
74hc138的功能
74HC138譯碼器可接受3位二進制加權地址輸入(A0, A1和A2)，并當使能時，提供8個互斥的低有效輸出(Y0至Y7)。74HC138特有3個使能輸入端：兩個低有效(E1和E2)和一個高有效(E3)。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。利用這種復合使能特性，僅需4片74HC138芯片和1個反相器，即可輕松實現(xiàn)并行擴展，組合成為一個1-32(5線到32線)譯碼器。任選一個低有效使能輸入端作為數(shù)據(jù)輸入，而把其余的使能輸入端作為選通端，則74HC138亦可充當一個8輸出多路分配器，未使用的使能輸入端必須保持綁定在各自合適的高有效或低有效狀態(tài)。
74HC138原理圖
以上便是138譯碼器的原理圖。其中，在芯片第4、5引腳處，標識符G2A和G2B上面有一橫杠，這個意思是代表此端口輸出低電平有效(可見，4、5引腳連接的是GND)，而第6引腳連接的VCC。
74HC138譯碼器可接受3位二進制加權地址輸入(A，B和C)，并當使能時，提供8個互斥的低有效輸出(Y0~Y7)。74HC138特有3個使能輸入端：兩個低電平有效(G2A、G2B)和一個高有效(G1)。除非G2A和G2B置低且G1置高，否則74HC138將保持所有輸出為高。
138譯碼器的作用
74HC138譯碼器可接受3位二進制加權地址輸入(A0，A1和A2)，并當使能時，提供8個互斥的低有效輸出(Y0至Y7)。
74HC138特有3個使能輸入端：兩個低有效(E1和E2)和一個高有效(E3)。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。
利用這種復合使能特性，只需要4片74HC138芯片和1個反相器，就可以實現(xiàn)并行擴展，組合成為一個1-32(5線到32線)譯碼器。
任選一個低有效使能輸入端作為數(shù)據(jù)輸入，把其余的使能輸入端作為選通端，則74HC138就可以充當一個8輸出多路分配器，未使用的使能輸入端必須保持綁定在各自合適的高有效或低有效狀態(tài)。
74HC138與74HC238邏輯功能一致，只不過74HC138為反相輸出。
CD74HC138，CD74HC238和CD74HCT138，CD74HCT238是高速硅柵CMOS解碼器，適合內存地址解碼或數(shù)據(jù)路由應用。
74HC138作用原理于高性能的存貯譯碼或要求傳輸延遲時間短的數(shù)據(jù)傳輸系統(tǒng)，在高性能存貯器系統(tǒng)中，這種譯碼器有助于提高譯碼系統(tǒng)的效率。
將快速賦能電路用于高速存貯器時，譯碼器的延遲時間和存貯器的賦能時間通常小于存貯器的典型存取時間，即由肖特基鉗位的系統(tǒng)譯碼器所引起的有效系統(tǒng)延遲可以忽略不計。
HC138按照三位二進制輸入碼和賦能輸入條件，從8個輸出端中譯出一個低電平輸出。
兩個低電平有效的賦能輸入端和一個高電平有效的賦能輸入端，減少了擴展所需要的外接門或倒相器，擴展成24線譯碼器不需外接門;擴展成32線譯碼器，只需要接一個外接倒相器。
在解調器應用中，賦能輸入端可用作數(shù)據(jù)輸入端。
138譯碼器的應用
1、輸出低電平信號
當一個選通端(E1)為高電平，另二個選通端((/E2))和(/E3))為低電平時，可將地址端(A0、A1、A2)的二進制編碼在Y0至Y7對應的輸出端以低電平譯出。輸出為Y0至Y7的非，比如：A2A1A0=110時，則Y6輸出端輸出低電平信號。
2、級聯(lián)24線與32線譯碼器
利用E1、E2和E3可級聯(lián)擴展成24線譯碼器，如果外接一個反相器，則可以級聯(lián)擴展成32線譯碼器。
3、做數(shù)據(jù)分配器
將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138可以作為數(shù)據(jù)分配器使用。
4、擴展內存
138譯碼器用在8086的譯碼電路中，可以用來擴展內存。
74LS138芯片的基本情況和使用注意事項：
1、74LS138 為3 線-8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結構型式，其74LS138工作原理如下：當一個選通端(G1)為高電平，另兩個選通端(/(G2A)和/(G2B))為低電平時，可將地址端(A、B、C)的二進制編碼在一個對應的輸出端以低電平譯出。下圖是它的原理結構圖以及真值表：
無論從邏輯圖還是功能表我們都可以看到74LS138的八個輸出管腳，任何時刻要么全為高電平1—芯片處于不工作狀態(tài)，要么只有一個為低電平0，其余7個輸出管腳全為高電平1。如果出現(xiàn)兩個輸出管腳在同一個時間為0的情況，說明該芯片已經損壞。
2、71LS138有三個附加的控制端、和。當、時，輸出為高電平(S=1)，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，如表中所示。這三個控制端也叫做“片選”輸入端，利用片選的作用可以將多篇連接起來以擴展譯碼器的功能。
【更多關于138譯碼器相關閱讀】
搞定138譯碼器(五)，74HC138譯碼器組建32線譯碼器
搞定138譯碼器(四)，138譯碼器前篇之譯碼器分類、應用介紹
搞定138譯碼器(三)，解析71ls138譯碼器級聯(lián)電路
搞定138譯碼器(一)，譯碼器介紹 74LS 138譯碼器邏輯功能
搞定138譯碼器(10)，基于74hc138譯碼器構建6-64線譯碼器、全加器
51單片機八位數(shù)碼管顯示初階C程序，位選用的138譯碼器連接，壓縮包里面有原理圖.rar
搞定138譯碼器(九)，你要的74hc138譯碼器電路圖這都有
下載文檔
