在今年度的國(guó)際固態(tài)電路會(huì)議（ISSCC 2016）上，有兩款車(chē)用系統(tǒng)單芯片（SoC）成為數(shù)位處理器議程中最有趣、最大膽創(chuàng)新的芯片技術(shù)展示；它們比分別由聯(lián)發(fā)科（MediaTek）與AMD所發(fā)表的最新智能型手機(jī)與PC處理器內(nèi)含更多核心、采用更激進(jìn)的制程技術(shù)。那兩款車(chē)用芯片是瑞薩（Renesas）設(shè)計(jì)、采用16奈米FinFET制程，其中之一是符合ISO26262標(biāo)準(zhǔn)、內(nèi)含8顆ARMv8核心、2顆ARM R7核心以及3顆ImaginaTIon繪圖處理（GPU）核心的車(chē)用安全芯片；另一款則是針對(duì)車(chē)用資通訊娛樂(lè)系統(tǒng)與駕駛輔助系統(tǒng)應(yīng)用的視訊處理器芯片，采用了6種不同類(lèi)型的17顆視訊處理器。

　　“在過(guò)去，技術(shù)推動(dòng)者是智能型手機(jī)應(yīng)用處理器，但情況已經(jīng)改變了；”參與設(shè)計(jì)上述視訊SoC的瑞薩資深工程師Seiji Mochizuki在接受EE TImes美國(guó)版編輯訪問(wèn)時(shí)表示，有鑒于車(chē)用資通訊娛樂(lè)系統(tǒng)以及駕駛附注系統(tǒng)的需求：“車(chē)用SoC將會(huì)需要比智能型手機(jī)處理器高得多的性能，未來(lái)的車(chē)用處理器必須以最先進(jìn)的技術(shù)來(lái)開(kāi)發(fā)。”

　　負(fù)責(zé)車(chē)用安全SoC開(kāi)發(fā)的另一位瑞薩工程師Chikafumi Takahashi補(bǔ)充指出：“這是來(lái)自市場(chǎng)的需求，因?yàn)槲覀冃枰幚泶罅抠Y料。ISSCC的?？?、微處理器分析師David Kanter同意以上觀點(diǎn)，他指出汽車(chē)的功率限制并不像手機(jī)那么多，而且對(duì)芯片的需求快速成長(zhǎng)，特別是下一個(gè)十年將問(wèn)世的自動(dòng)駕駛車(chē)輛：“手機(jī)市場(chǎng)發(fā)展趨緩，意味著人人都在找下一個(gè)大商機(jī)；而顯然資料中心領(lǐng)域已經(jīng)是英特爾（Intel）的天下，但汽車(chē)領(lǐng)域還有很多能像是Nvidia等廠商取得差異化的機(jī)會(huì)。”Kanter指出，汽車(chē)也是一個(gè)能在單芯片中整合、虛擬化許多功能的成熟應(yīng)用環(huán)境，可利用如瑞薩所展示、在安全關(guān)鍵功能進(jìn)行個(gè)別設(shè)計(jì)的方法。瑞薩的車(chē)用視訊處理器現(xiàn)在已經(jīng)開(kāi)始提供樣品，不過(guò)安全芯片則仍在進(jìn)行評(píng)估。

　　聯(lián)發(fā)科智能型手機(jī)應(yīng)用處理器內(nèi)含10核心

　　車(chē)用處理器還沒(méi)有完全把手機(jī)處理器比下去，目前市面上其實(shí)只有少數(shù)芯片是采用14/16奈米FinFET制程；主要是蘋(píng)果（Apple）、三星（Samsung）智能型手機(jī)的應(yīng)用處理器，還有高通（Qualcomm）的Snapdragon 芯片。聯(lián)發(fā)科在ISSCC發(fā)表的最新智能型手機(jī)處理器也不落人后，整合了8顆Cortex-A53、2顆A57核心，以及GPU、數(shù)據(jù)機(jī)與多媒體子系統(tǒng)。該款芯片采用20奈米制程，將處理器核心分成三個(gè)叢集；中階的2GHz A53核心叢集占據(jù)獨(dú)特的地位，提供比低階的1.4G A53核心叢集高40%的性能，以及比高階2.5 GHz A72核心叢集低40%的耗電。

　　聯(lián)發(fā)科技術(shù)副總Uming Ko表示，因?yàn)樾酒叽缧。谑謾C(jī)處理器內(nèi)可以整合多少顆核心并沒(méi)有限制：“如果你在超低功耗與高性能之間畫(huà)一條直線(xiàn)，沿著它還有足夠的性能點(diǎn)可以讓你繼續(xù)找到添加夠多核心的效益。”AMD的工程師則展示了讓其PC 處理器Carrizo性能提升15%的聰明方法──僅透過(guò)簡(jiǎn)單地提供更積極的電源管理技術(shù)到該28奈米制程設(shè)計(jì)中。該Bristol Ridge平臺(tái)設(shè)計(jì)，是利用電源管理方案來(lái)克服與發(fā)熱、電壓、電流息息有關(guān)的性能限制。

　　16奈米設(shè)計(jì)挑戰(zhàn)

　　另外我還詢(xún)問(wèn)瑞薩工程師有關(guān)于16奈米節(jié)點(diǎn)的設(shè)計(jì)經(jīng)驗(yàn)，采用該制程的處理器設(shè)計(jì)需要克服多重圖形（mulTI-patterning）與FinFET的挑戰(zhàn)，芯片架構(gòu)在某種程度上需要有所改變；不過(guò)他們有其他的看法。Takahashi表示：“16奈米節(jié)點(diǎn)有許多考驗(yàn)與困難…功號(hào)是一個(gè)問(wèn)題，有時(shí)候可靠度也是問(wèn)題；”他指出，16奈米芯片的記憶體單元非常小，而且記憶體線(xiàn)（memory lines）很短、因此更容易遭遇軟體錯(cuò)誤。”

　　而Takahasi也表示，晶圓代工廠會(huì)提供16奈米互連，但缺乏對(duì)先進(jìn)功能的支持，像是瑞薩在自家芯片上互連內(nèi)建的服務(wù)品質(zhì)（quality-of-service controls）控制。為了簡(jiǎn)化16奈米設(shè)計(jì)與驗(yàn)證工作，需要采用更高階的設(shè)計(jì)語(yǔ)言例如System C。此外Mochizuki 則指出，16奈米芯片使用相對(duì)較高頻率的時(shí)脈，很難維持低功耗；他表示，16奈米節(jié)點(diǎn)：“與前幾世代的制程比較起來(lái)彈性較少…為了降低功耗，我們可能需要改變?cè)O(shè)計(jì)模式。”