日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 物聯(lián)網(wǎng) > 大魚機器人
[導(dǎo)讀]我很少說話,因為怕被人鄙視。工作了9年的fpga,總要總結(jié)……

整理:付斌,內(nèi)容來自網(wǎng)絡(luò)

01
9年崢嶸歲月

我很少說話,因為怕被人鄙視。工作了9年的fpga,總要總結(jié)……

其實說我的fpga經(jīng)驗,也是一坨屎。三年的,用altera的c3和c4 做led控制卡。2年的用lattice的MACHXO-XO2和ECP2做了視頻和網(wǎng)絡(luò)光端機,3年的XILINX的SPARTAN 6 做了視頻ISP處理,現(xiàn)在一年的xilinx的ZYNQ做機器視覺。

俊龍和艾瑞面試我,說我這種人太垃圾了,高端芯片沒用過,技術(shù)支持只能拿四位數(shù),當(dāng)場我就發(fā)飆了,什么鳥玩意。老子才不會銷售狗奴才。一氣之下,去了一個公司轉(zhuǎn)行做硬件工程師。

話說轉(zhuǎn)行也沒想象的費盡。剛畢業(yè)那會兒在冠捷被虐畫pcb 畫了一年,現(xiàn)在隔了幾年再搞,也不是難事。而且過了幾年,思想沉淀,做的還好的。公司招了一個另外硬件工程師,工作了10年,比我更垃圾,要不是做板子有pcb 炒,這個硬件工程師必死無疑。

有時候想想,年紀(jì)這么大了,去打工老被人鄙視,32歲的人,沒用過高端器件,以前的行業(yè)也不是菊花大公司和高科技。? ? ? ?

第一個, 9年的fpga,說起來,給我感覺fpga寫代碼牛逼的人,都是寫著看不懂的代碼?;旧系拇a都是小邏輯做的。大邏輯做的都是沙雕。

第二個, 知道各類高速接口,做fpga只會玩玩串口,I2C,SPI還有DVI,這種低能兒工資也就是低于幾千塊錢。高速總線,列入DDR3控制,雙邊沿,SERDRES,這個是必須知道怎么用,怎么調(diào)試。好多沙雕就知道下載代碼,有問題也不知道從哪里入手。

第三個, 知道時序約束,fpga很傻的元件,你經(jīng)常發(fā)現(xiàn),他自己不知道哪個是時鐘,要求跑多少。還有各類并行總線,要求相位抖動控制多少。還有不同時鐘不要去約束。特別是用低端器件,用上了60%資源的人,經(jīng)常無緣無故的bug的,低于五位數(shù)的工資基本不知道啥原因的。

第四個, 也就是我一直遺憾的東西,行業(yè)的算法和需求了。有些沙雕一輩子就是打工的命。一年除去房租和吃飯,回去大農(nóng)村還被鄰居鄙視大學(xué)生讀書無用。所以有些時候,要學(xué)會沉淀。也許我當(dāng)年在led行業(yè)待了9年,我估計現(xiàn)在已經(jīng)接無數(shù)的兼職和訂單,少數(shù)一年買個寶馬x1沒有問題。哪像現(xiàn)在,自己出來真怕死。

就說這些。我轉(zhuǎn)行了。一把眼淚。有人問我,是不是工資太少了。拿著別人要飯的錢,都是吊絲。想想你農(nóng)村的父母和還有孩子吧。好好想點更快的路子。做硬件工程師,是做產(chǎn)品的第一步。因為你要面對很多銷售沙雕,他們很有錢,但是天花亂墜的需求,這個時候,你只有學(xué)會硬件才能制造硬件方案。然后找軟件工程師一起協(xié)作做項目。我以前的兼職項目就死在這里了。(小編注:其實樓主的工資不算低)

而且FPGA工程師,也必須熟悉硬件。連原理圖都看不懂,你還做啥這么沒前途的東西。

還有一個ZYNQ平臺,fpga 工程師要學(xué)會arm的裸跑系統(tǒng)。因為我被傻x害慘了。

這個世界,你只會學(xué)會別人,才能不會被傻逼坑你。在任何交叉問題上,你只有自己分析自己才能做好。

不過,我還是一句話,看錢重一點,技術(shù)淺一點。明明白白人生,不是別人的狗,是養(yǎng)狗的人。

02
類似崗位還有哪些?

曾經(jīng)我以為我可以成為一名FPGA工程師。后來面試過了數(shù)字前端崗位,不熟練Linux基本命令,沒用過DC、NC、PT等,卻趁著某某事件后的IC就業(yè)潮進入了IC行業(yè)。

本文就來盤盤在學(xué)校里玩的都是FPGA,如何轉(zhuǎn)行做ASIC。


崗位對比


據(jù)我了解,涉及FPGA邏輯開發(fā)和ASIC相關(guān)的崗位主要有,

FPGA相關(guān)崗位

  • FPGA算法工程師
  • 邏輯開發(fā)工程師
  • FPGA驗證工程師

ASIC相關(guān)崗位

  • ASIC算法工程師
  • 數(shù)字前端工程師
  • IC驗證工程師


03
FPGA算法工程師 VS ASIC算法工程師

ASIC算法工程師主要工作職責(zé)有:協(xié)議學(xué)習(xí)、文獻調(diào)研、系統(tǒng)整體框架和接口確定、算法仿真、RTL實現(xiàn)與數(shù)據(jù)對比、FPGA驗證。

FPGA算法工程師主要的要求對基礎(chǔ)知識的掌握能力,如通信、信號處理、圖像相關(guān)知識的運用,對于算法RTL實現(xiàn)和FPGA驗證這是都需要具備的能力,對于這個崗位之間沒有實質(zhì)上的區(qū)別。匹配度高達100%。

04
邏輯開發(fā)工程師 VS 數(shù)字前端工程師

數(shù)字前端工程師分為做IP的和做應(yīng)用的,主要技能是RTL的設(shè)計,數(shù)字電路的基礎(chǔ)以及使用處理器IP和總線的能力。這些同樣是邏輯開發(fā)工程師具備的技能。FPGA廠商工具中有眾多自己的IP,提供應(yīng)用開發(fā)速度。ASIC設(shè)計中也會用到眾多IP,來縮短產(chǎn)品開發(fā)周期。

IC設(shè)計里幾乎所有工具都在Linux下,Linux的基本命令,TCL/Shell等腳本是前端工程師必備技能。邏輯工程師Windows平臺用的多,TCL也是常用腳本,所以更多只是工具不同而已,邏輯開發(fā)工程師可以轉(zhuǎn)型為數(shù)字前端工程師。


05
FPGA驗證工程師 VS IC驗證工程師

這兩個職位差別還是很大的,F(xiàn)PGA驗證工程師也是屬于IC行業(yè),主要工作內(nèi)容是將前端設(shè)計好的RTL代碼,進行分割成子模塊或子系統(tǒng)放在FPGA上進行驗證,提高驗證速度。進行分割的原因是系統(tǒng)過大,普通的FPGA片子單片裝不下。

IC驗證工程師主要是基于一套叫UVM的方法學(xué),主要使用語言是SV進行驗證測試用例的開發(fā),這一點與FPGA驗證工程師有本質(zhì)的區(qū)別。

現(xiàn)在由于電路的集成度越來越高,IC驗證工程師也越加重要,需求也更多,但是IC驗證有自己專有的方法學(xué)和知識體系,所以要想轉(zhuǎn)成IC驗證工程師還是需要系統(tǒng)的進行學(xué)習(xí)。這兩種崗位無法互換。


06

選擇FPGA還是IC行業(yè)


當(dāng)然芯片的設(shè)計是個龐大而且復(fù)雜的工程,上文所說的還都是些皮毛。對于學(xué)生而言,在學(xué)校利用課余時間將書本上的知識運用到實踐中,偶爾參加個競賽升華下,跟著導(dǎo)師做做項目。其實學(xué)到的還是皮毛,達到了入行的標(biāo)準(zhǔn)。在學(xué)校能有流片機會的學(xué)生并不多,多數(shù)情況都是在仿真階段或者是用FPGA驗證驗證。

很多非微電子相關(guān)專業(yè)的學(xué)生也都開始玩起了FPGA,準(zhǔn)確來說,這類學(xué)生應(yīng)該歸到硬件工程師的類別。用FPGA做應(yīng)用開發(fā),還需要具備的調(diào)試開發(fā)板、各類測試儀器的使用等能力。用FPGA做應(yīng)用我們都清楚,是針對于低成本,需求量小,更新快的應(yīng)用。涉及到大規(guī)模的量產(chǎn),單片的成本還是做成ASIC更劃算。

我認(rèn)為行業(yè)沒有好壞,不過是有興衰,但任何行業(yè)只要做到Top級別的人都可以實現(xiàn)自己的個人價值。眾所周知,IC行業(yè)在美國已經(jīng)是夕陽產(chǎn)業(yè),硅谷早已無硅,在中國這兩年推動發(fā)展看還不錯,尤其是XX事件后,我覺得可以投身一下。

選擇FPGA還是IC還是看個人選擇,我還挺喜歡玩FPGA,選擇IC一是當(dāng)時這方面很熱,二是想去參與設(shè)計一款芯片,感覺應(yīng)該會比較有意思,三是其實IC的公司和崗位還是非常多,甚多于FPGA方向崗位,而數(shù)字IC前端,我們玩FPGA的也是完全可以勝任的。

參考文獻
【1】《胡說IC—菜鳥工程師完美進階》——胡運旺
【2】論壇主題帖
-END-

猜你喜歡(點擊下劃線即可跳轉(zhuǎn)閱讀

40+張最全Linux/C/C++思維導(dǎo)圖,收藏!
一文帶你認(rèn)識FPGA~
硬件難學(xué)?首先搞懂單片機、ARM、MUC、DSP、FPGA、嵌入式錯綜復(fù)雜的關(guān)系!

?最 后??
?

若覺得文章不錯,轉(zhuǎn)發(fā)分享,也是我們繼續(xù)更新的動力。
5T資源大放送!包括但不限于:C/C++,Linux,Python,Java,PHP,人工智能,PCB、FPGA、DSP、labview、單片機、等等
在公眾號內(nèi)回復(fù)「 更多資源 」,即可免費獲取,期待你的關(guān)注~
長按識別圖中二維碼關(guān)注

免責(zé)聲明:本文內(nèi)容由21ic獲得授權(quán)后發(fā)布,版權(quán)歸原作者所有,本平臺僅提供信息存儲服務(wù)。文章僅代表作者個人觀點,不代表本平臺立場,如有問題,請聯(lián)系我們,謝謝!

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國,上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(NVIDIA) Halos AI系統(tǒng)檢測實驗室生態(tài)體系。該實驗室是首個獲得美國國家標(biāo)準(zhǔn)協(xié)會認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨特的“飛過處理”機制,已成為實時控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個從站時,硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計流程中,硬件與軟件的“割裂”往往是導(dǎo)致項目延期的元兇。當(dāng)RTL代碼還在仿真階段時,軟件團隊只能基于指令集模擬器(ISS)進行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實硬件的時序細節(jié)。此時,F(xiàn)PGA原型驗...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實現(xiàn)數(shù)字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運算(MAC)的優(yōu)化實現(xiàn),分享流水線設(shè)計與資源復(fù)用的實用技巧,幫助開發(fā)者在有限資源下實現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計遷移至FPGA平臺,絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時,三模冗余(TMR)技術(shù)便成為守護系統(tǒng)可靠的“神盾”,它通過硬件代價換取極...

關(guān)鍵字: 抗輻射加固設(shè)計 FPGA 三模冗余
關(guān)閉