日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當前位置:首頁 > 消費電子 > 視頻技術(shù)
[導讀]隨著下一代視頻壓縮標準問世,行業(yè)從基本視頻處理向更復雜的集成處理解決方案轉(zhuǎn)移,這使得系統(tǒng)的要求超越了獨立DSP力所能及的視頻性能。FPGA以不到30美元的價格提供20GMACs以上的DSP性能,從而為

隨著下一代視頻壓縮標準問世,行業(yè)從基本視頻處理向更復雜的集成處理解決方案轉(zhuǎn)移,這使得系統(tǒng)的要求超越了獨立DSP力所能及的視頻性能。FPGA以不到30美元的價格提供20GMACs以上的DSP性能,從而為成本敏感型軍事、汽車、醫(yī)療、消費、工業(yè)和安全應(yīng)用填補了這一空白。只有FPGA能夠為整套端對端視頻解決方案提供邏輯、嵌入式處理、OS支持和驅(qū)動器。

妨礙開發(fā)人員將FPGA用于視頻應(yīng)用的因素并非他們?nèi)狈PGA性能優(yōu)勢的了解,而是缺乏使用其設(shè)計流程的經(jīng)驗,對于那些習慣于用C語言編程的傳統(tǒng)DSP程序開發(fā)人員來說尤為如此。

開發(fā)人員可以利用FPGA的靈活性來配置針對特定應(yīng)用而優(yōu)化的硬件架構(gòu),以此發(fā)揮該器件的性能優(yōu)勢。這種靈活性為開發(fā)過程增加了自由度,同時也促進了其復雜性。

XtremeDSP視頻入門套件(VSK)提供了一種完善而易用的設(shè)計環(huán)境。這款開發(fā)套件包括應(yīng)用示例并且完全支持標準的工具流程,這有助于加速設(shè)計過程,并且還仍然能實現(xiàn)最終產(chǎn)品的差異化。

使用基礎(chǔ)平臺開發(fā)視頻應(yīng)用

稱為基礎(chǔ)平臺的嵌入式系統(tǒng)提供了一個框架,您可以從中使用VSK來開發(fā)視頻應(yīng)用?;A(chǔ)平臺是使用Xilinx Platform Studio的Base System Builder (BSB)創(chuàng)建的嵌入式系統(tǒng),其中包括一個MicroBlaze嵌入式處理器。

此框架可以為新設(shè)計提供起點,也可以作為便利的移植途徑來移植在基于處理器的系統(tǒng)上開發(fā)的現(xiàn)有應(yīng)用。在MicroBlaze處理器上,可以輕而易舉地為外部處理器重新編譯任意C代碼;高性能視頻鏈一旦接入,便可以從軟件移植到FPGA架構(gòu)。

為了協(xié)助這種移植,VSK包括了一個定制外設(shè)IP庫,可以使用Platform Studio方便地將其中的定制外設(shè)添加到基礎(chǔ)系統(tǒng),也可以連接到視頻接口、管理數(shù)據(jù)幀以及執(zhí)行存儲器訪問和基本視頻處理。這些定制外設(shè)包括:

DVI輸入

DVI輸出

攝像頭

視頻幀緩沖器控制器(VFBC)

視頻處理流水線

此VFBC非常適合需要用二維數(shù)據(jù)的硬件控制來實現(xiàn)實時操作的視頻應(yīng)用。

用VSK參考設(shè)計迅速啟動開發(fā)過程

VSK提供三個參考設(shè)計,用來快速啟動在FPGA上運行的視頻應(yīng)用的開發(fā)過程。每個參考設(shè)計都是在基礎(chǔ)平臺上構(gòu)建的,并且使用了VSK的IP庫中的定制外設(shè)。表1列出了各參考設(shè)計及其所顯示的視頻處理和連接功能。這些參考設(shè)計旨在提供一個起點,可以在此基礎(chǔ)上進一步開發(fā)。
 

用基于模型的設(shè)計創(chuàng)建視頻應(yīng)用

要加速FPGA上的視頻應(yīng)用,就需要將性能關(guān)鍵型操作從處理器上運行的軟件移植到硬件。VSK支持多種硬件設(shè)計流程,其中包括使用VHDL/Verilog來發(fā)揮堅實的硬件設(shè)計背景的流程,也包括借助較多抽象建模環(huán)境(包括C、MATLAB和Simulink)而需要很少或完全不需要硬件設(shè)計經(jīng)驗的流程。

The MathWorks的Simulink是一種基于模型的設(shè)計環(huán)境,可用來開發(fā)視頻系統(tǒng)的算法模型。The MathWorks為Simulink提供了一個可選的視頻與成像模塊集,其中包括一組豐富的視頻構(gòu)建模塊,可用來方便地處理流式視頻并且在模型中的每一步顯示結(jié)果。

可以首先使用浮點數(shù)據(jù)類型以及高層視頻和成像模塊為視頻處理算法本身建立抽象模式,然后以設(shè)計者認為能夠權(quán)衡復雜性、系統(tǒng)成本和性能的方式來優(yōu)化算法。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國,上海——2026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導者,萊迪思半導體(NASDAQ: LSCC)今日宣布正式加入英偉達(NVIDIA) Halos AI系統(tǒng)檢測實驗室生態(tài)體系。該實驗室是首個獲得美國國家標準協(xié)會認...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

第六代 HiFi DSP 為基于語音的 AI 應(yīng)用和最新沉浸式音頻格式帶來更出色的性能與能效表現(xiàn)

關(guān)鍵字: DSP 語音 AI 音頻

在工業(yè)自動化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨特的“飛過處理”機制,已成為實時控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個從站時,硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復雜的SoC芯片設(shè)計流程中,硬件與軟件的“割裂”往往是導致項目延期的元兇。當RTL代碼還在仿真階段時,軟件團隊只能基于指令集模擬器(ISS)進行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實硬件的時序細節(jié)。此時,F(xiàn)PGA原型驗...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實現(xiàn)數(shù)字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運算(MAC)的優(yōu)化實現(xiàn),分享流水線設(shè)計與資源復用的實用技巧,幫助開發(fā)者在有限資源下實現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計遷移至FPGA平臺,絕非簡單的“復制粘貼”。ASIC設(shè)計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導致資源利用率低下甚至時序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預加器、...

關(guān)鍵字: DSP48E2 FPGA
關(guān)閉