觸發(fā)器是一個(gè)具有記憶功能的，具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元，也是數(shù)字邏輯電路中一種重要的單元電路。

在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即“0”和“1”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。

觸發(fā)器有集成觸發(fā)器和門(mén)電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種。

D觸發(fā)器在時(shí)鐘脈沖CP的前沿(正跳變0→1)發(fā)生翻轉(zhuǎn)，觸發(fā)器的次態(tài)取決于CP的脈沖上升沿到來(lái)之前D端的狀態(tài)，即次態(tài)=D。因此，它具有置0、置1兩種功能。由于在

CP=1期間電路具有維持阻塞作用，所以在CP=1期間，D端的數(shù)據(jù)狀態(tài)變化，不會(huì)影響觸發(fā)器的輸出狀態(tài)。

D觸發(fā)器應(yīng)用很廣，可用做數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生器等。

結(jié)構(gòu)

D觸發(fā)器(data flip-flop或delay flip-flop)由4個(gè)與非門(mén)組成，其中G1和G2構(gòu)成基本RS觸發(fā)器。電平觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號(hào)。如果在CP高電平期間輸入端出現(xiàn)干擾信號(hào)，那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP觸發(fā)沿來(lái)到前一瞬間加入輸入信號(hào)。這樣，輸入端受干擾的時(shí)間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。邊沿D觸發(fā)器可由兩個(gè)D觸發(fā)器串聯(lián)而成，但第一個(gè)D觸發(fā)器的CP需要用非門(mén)反向。

d觸發(fā)器有什么功能

D觸發(fā)器是存儲(chǔ)器件，起暫存數(shù)據(jù)的作用。

電路中起開(kāi)關(guān)作用的一般是MOS管，或者AND Gate。

觸發(fā)器是存儲(chǔ)器件，不同類型的觸發(fā)器根據(jù)輸入端數(shù)據(jù)，暫存數(shù)據(jù)的值有區(qū)別。D觸發(fā)器因?yàn)榇鎯?chǔ)數(shù)據(jù)就是D的輸入，所以用途最廣泛?，F(xiàn)在D觸發(fā)器是數(shù)字集成電路中，時(shí)序設(shè)計(jì)的基礎(chǔ)元件。

工作原理

SD和RD接至基本RS觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)SD=1且RD=0時(shí)(SD的非為0，RD的非為1，即在兩個(gè)控制端口分別從外部輸入的電平值，原因是低電平有效)，不論輸入端D為何種狀態(tài)，都會(huì)使Q=0，Q非=1，即觸發(fā)器置0;當(dāng)SD=0且RD=1(SD的非為1，RD的非為0)時(shí)，Q=1，Q非=0，觸發(fā)器置1，SD和RD通常又稱為直接置1和置0端。我們?cè)O(shè)它們均已加入了高電平，不影響電路的工作。

工作過(guò)程如下：

1)CP=0時(shí)，與非門(mén)G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時(shí)，由于Q3至Q5和Q4至Q6的反饋信號(hào)將這兩個(gè)門(mén)打開(kāi)，因此可接收輸入信號(hào)D，Q5=D，Q6=Q5非=D非。

2)當(dāng)CP由0變1時(shí)觸發(fā)器翻轉(zhuǎn)。這時(shí)G3和G4打開(kāi)，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS觸發(fā)器的邏輯功能可知，Q=Q3非=D。

3)觸發(fā)器翻轉(zhuǎn)后，在CP=1時(shí)輸入信號(hào)被封鎖。這是因?yàn)镚3和G4打開(kāi)后，它們的輸出Q3和Q4的

狀態(tài)是互補(bǔ)的，即必定有一個(gè)是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS觸發(fā)器的路徑;該反饋線起到了使觸發(fā)器維持在1狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用，故該反饋線稱為置1維持線，置0阻塞線。Q4為0時(shí)，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在0狀態(tài)的作用，稱作置0維持線;Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置1的作用，稱為置1阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器。

總之，該觸發(fā)器是在CP正跳沿前接受輸入信號(hào)，正跳沿時(shí)觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖，三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比，同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。 /span>。由基本RS觸發(fā)器的邏輯功能可知，Q=Q3非=D。

常用d觸發(fā)器芯片有哪些

74HC74 74LS90 雙D觸發(fā)器74LS74

74LS364八D觸發(fā)器(三態(tài))

7474、74 H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74雙D型正沿觸發(fā)器(帶預(yù)置和清除端)

74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174　六D型觸發(fā)器(帶清除端)

74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175 四D型觸發(fā)器(帶清除端)

74273、74LS273、74S273、74F273、74ALS273、74HC273 八D型觸發(fā)器(帶清除端)

74LS364　　八D觸發(fā)器(三態(tài))

74LS377、74F377、74S3777　八D 觸發(fā)器

74LS378、74F378、74S378、74HC378　六D 觸發(fā)器

74LS379、74F379、74S379、74HC379八D 觸發(fā)器

【更多關(guān)于D觸發(fā)器相關(guān)閱讀】

AMBE-1000語(yǔ)音壓縮芯片的工作原理及外圍硬件接口

4013 CMOS 帶置位復(fù)位的雙D觸發(fā)器芯片手冊(cè).rar

40175 CMOS 四D觸發(fā)器芯片手冊(cè).rar

d觸發(fā)器是干什么的_d觸發(fā)器有什么用

D觸發(fā)器做時(shí)鐘分頻給單片機(jī)使用可行嗎？

一款單片機(jī)控制由LF353與D觸發(fā)器，4051組成的低成本A/D轉(zhuǎn)換

在GAL22v10中，如何編兩個(gè)D觸發(fā)器，一個(gè)用第一腳clk的上升沿

有沒(méi)有包含或門(mén)和D觸發(fā)器的邏輯芯片

急：響應(yīng)頻率達(dá)到300M 的D觸發(fā)器？

D觸發(fā)器芯片型號(hào)主要有哪些

有什么芯片可以替代D觸發(fā)器74LS74的二分頻功能？