你知道基于DDS技術(shù)和標(biāo)準(zhǔn)CPCI總線實(shí)現(xiàn)中頻信號(hào)源的設(shè)計(jì)嗎?DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號(hào)。本設(shè)計(jì)的核心部分正是基于DDS技術(shù)，進(jìn)行所需中頻信號(hào)源的設(shè)計(jì)。

硬件電路的設(shè)計(jì)

該中頻信號(hào)源的設(shè)計(jì)基于標(biāo)準(zhǔn)CPCI總線，上位機(jī)通過改寫板上的控制參數(shù)可以很方便地輸出不同形式的波形。硬件系統(tǒng)的結(jié)構(gòu)如圖1所示。它包括三個(gè)模塊：A是系統(tǒng)的核心部分，為中頻信號(hào)產(chǎn)生模塊; B是中頻正交檢波模塊，輸出檢波后的I、Q信號(hào);C為中頻正交調(diào)制模塊，可以輸出帶有包絡(luò)的中頻調(diào)制信號(hào)。下面將詳細(xì)討論各個(gè)模塊的具體實(shí)現(xiàn)和功能。

信號(hào)源產(chǎn)生模塊

該模塊主要包括PCI總線接口、信號(hào)產(chǎn)生控制邏輯電路(FPGA)、DDS芯片以及相應(yīng)的放大、濾波和衰減電路。上位機(jī)通過PCI總線訪問FPGA中的寄存器，實(shí)現(xiàn)對(duì)各種工作模式的控制。其中FPGA選用的是Altera公司的EP1K50TC144。晶振除了提供板上各個(gè)模塊工作所需時(shí)鐘外，還提供給其他處理板作為外時(shí)鐘。設(shè)計(jì)中采用的DDS是AD9854，片內(nèi)的4~20倍的時(shí)鐘乘法器可使內(nèi)部工作頻率達(dá)到300MHz，輸出信號(hào)的頻率可達(dá)100MHz。

DDS的各種參數(shù)控制信號(hào)均由FPGA來提供，實(shí)現(xiàn)不同形式信號(hào)的輸出。DDS1輸出的chirp(線性調(diào)頻)信號(hào)經(jīng)過放大濾波后送入數(shù)控衰減器，然后進(jìn)行波束調(diào)制，調(diào)制后的信號(hào)ROUT從前面板輸出。DDS2輸出的連續(xù)波信號(hào)經(jīng)放大濾波后再經(jīng)過兩級(jí)功分器輸出三個(gè)信號(hào)F1_out、F2_out和 F3_out，作為正交調(diào)制和檢波模塊的本振信號(hào)，通過板內(nèi)的SMA與相應(yīng)的模塊連接。

正交檢波模塊

如圖1中陰影部分所示，包括兩路正交檢波電路。被檢波的中頻信號(hào)RF1(RF2)由前面板送到板內(nèi)，經(jīng)過運(yùn)放后輸入正交檢波器，本振信號(hào)由板內(nèi)的SMA引入，即F1_in和F2_in，由模塊A中功分器的輸出F1_out和F2_out提供。經(jīng)過正交檢波器后輸出I、Q信號(hào)，分別經(jīng)濾波放大后輸出，即得到需要的信號(hào)。

正交調(diào)制模塊

該模塊完成中頻上的正交調(diào)制功能。本振信號(hào)通過板內(nèi)的SMA送給正交調(diào)制模塊，經(jīng)放大后送給正交調(diào)制器，I、Q信號(hào)從前面板直接送給正交調(diào)制器，調(diào)制后的信號(hào)經(jīng)放大濾波后送給功分器，輸出兩路中頻信號(hào)。中頻信號(hào)的幅度由壓控衰減器的衰減控制量來控制，實(shí)現(xiàn)相應(yīng)的信號(hào)包絡(luò)調(diào)制。壓控衰減器的控制量(圖1中的Con1和Con2)由前面板輸入。

中頻信號(hào)源在某雷達(dá)干擾系統(tǒng)中的應(yīng)用

中頻信號(hào)源可以為雷達(dá)干擾實(shí)驗(yàn)系統(tǒng)提供所需的雷達(dá)信號(hào)，以及完成對(duì)信號(hào)的中頻正交檢波與調(diào)制。

中頻信號(hào)源在雷達(dá)模擬器和回波模擬器中的應(yīng)用

在雷達(dá)模擬器和回波模擬器中共用一塊中頻信號(hào)源板，具體應(yīng)用如下：

模塊A：產(chǎn)生雷達(dá)定時(shí)信號(hào)，如雷達(dá)重復(fù)周期PRT、組領(lǐng)脈沖CPI以及雷達(dá)發(fā)射信號(hào)R_OUT和外時(shí)鐘CLK，同時(shí)給正交調(diào)制模塊及檢波模塊提供本振信號(hào)。這里的R_OUT就是上文提到的送往雷達(dá)干擾機(jī)模擬器的雷達(dá)發(fā)射信號(hào)。其具體實(shí)現(xiàn)過程為：上位機(jī)通過PCI總線訪問板上FPGA芯片中的控制寄存器，控制雷達(dá)模擬器的各種參數(shù)，如PRT的變化方式以及R_OUT的輸出形式等。

不同模式參數(shù)的具體實(shí)現(xiàn)由FPGA來完成。FPGA除了產(chǎn)生上述的PRT、CPI等信號(hào)外，還要產(chǎn)生DDS的讀寫及控制信號(hào)，來控制DDS1和DDS2的輸出。DDS1根據(jù)前端FPGA送出的控制字輸出相應(yīng)的雷達(dá)發(fā)射信號(hào)，有單點(diǎn)頻模式、循環(huán)模式和隨機(jī)捷變模式，信號(hào)的形式為脈沖線性調(diào)頻信號(hào)，帶寬為5MHz~20MHz可編程，脈寬10ms~50ms可編程，載頻為40MHz~90MHz，具有捷變頻的功能。DDS2輸出的是正弦連續(xù)波信號(hào)，也具有捷變頻的功能，捷變的方式與DDS1一致。DDS2產(chǎn)生的信號(hào)經(jīng)過放大、濾波和功分電路后從板子內(nèi)部的SMA輸出，作為檢波模塊和本振模塊的本振，從而保證雷達(dá)模擬器和回波模擬器的載頻與雷達(dá)發(fā)射信號(hào)的一致性。

由DDS1輸出的雷達(dá)信號(hào)經(jīng)放大濾波后送給數(shù)控衰減器進(jìn)行雷達(dá)天線掃描的調(diào)制，輸出具有雷達(dá)天線包絡(luò)的信號(hào)。數(shù)控衰減器的衰減范圍為65dB，可控位數(shù)為12bit，最小步進(jìn)0.5dB。圖2所示為FPGA送給數(shù)控衰減器的控制量，系統(tǒng)要求干擾機(jī)接收信號(hào)的動(dòng)態(tài)范圍為60dB，因此衰減控制量的最大差值為60 dB。

由于天線圖的周期太長，為了便于觀測，可以對(duì)輸出的天線圖進(jìn)行A/D采樣，采樣后如圖3所示。橫坐標(biāo)表示采樣點(diǎn)，縱坐標(biāo)為對(duì)幅值求對(duì)數(shù)后的量化值。該圖即為天線的包絡(luò)，讀圖可以知道天線主瓣與旁瓣的dB差值，主瓣與第四旁瓣的差值為50 dB。外時(shí)鐘CLK信號(hào)是板內(nèi)時(shí)鐘經(jīng)過時(shí)鐘驅(qū)動(dòng)芯片送往前面板的SMA頭輸出，可以提供給雷達(dá)模擬器處理板和回波模擬器處理板使用。

模塊B：完成中頻上的正交檢波，對(duì)雷達(dá)回波中頻信號(hào)和干擾中頻信號(hào)合成后的信號(hào)進(jìn)行檢波，本振信號(hào)由DDS2的輸出提供，即F1_out和F2_out，分別與F1_in和F2_in相連。該模塊設(shè)計(jì)了兩路是因?yàn)橐獙?duì)雷達(dá)分別進(jìn)行主天線和輔助天線的處理。對(duì)DDS送來的主天線和輔助天線的合成信號(hào)分別進(jìn)行正交檢波，輸出兩路I、Q信號(hào)送給雷達(dá)模擬器。

模塊C：對(duì)雷達(dá)回波模擬器產(chǎn)生的基帶正交信號(hào)進(jìn)行調(diào)制，調(diào)制到具有捷變功能的中頻本振上，本振信號(hào)F3_in由DDS2經(jīng)過功分器輸出的F3_out提供，本振變化的規(guī)律與DDS1產(chǎn)生的雷達(dá)發(fā)射信號(hào)的變化一致。中頻調(diào)制后的信號(hào)經(jīng)過功分器分成兩路，再經(jīng)過壓控振蕩器，分別對(duì)兩路信號(hào)進(jìn)行天線調(diào)制，其中一路作為主天線回波信號(hào)，另一路作為輔助天線回波信號(hào)。壓控衰減器的控制量由雷達(dá)回波模擬器經(jīng)由前面板的Con1和Con2提供。

結(jié)語

本設(shè)計(jì)主要有以下幾個(gè)特點(diǎn)：

1. 該系統(tǒng)采用DDS技術(shù)，可以滿足高線性度、高穩(wěn)定度、高信噪比和低雜散的要求。

2. 用上位機(jī)可以簡單方便地控制信號(hào)波形參數(shù)，為不同頻率、不同波形的要求提供了通用平臺(tái)。

3. 能夠在產(chǎn)生中頻信號(hào)的同時(shí)，對(duì)信號(hào)進(jìn)行任意包絡(luò)的波束調(diào)制。

4. 該系統(tǒng)還能夠完成正交檢波和正交調(diào)制的功能。

5. 硬件結(jié)構(gòu)簡單，功能劃分清晰，各模塊可單獨(dú)使用。

以上介紹了一種應(yīng)用在某雷達(dá)干擾仿真系統(tǒng)中的中頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)。只要改寫FPGA中控制DDS的部分參數(shù)就可以根據(jù)要求改變信號(hào)的輸出形式，簡單方便，輸出信號(hào)的各項(xiàng)指標(biāo)均能達(dá)到很高的要求。以上就是基于DDS技術(shù)和標(biāo)準(zhǔn)CPCI總線實(shí)現(xiàn)中頻信號(hào)源的設(shè)計(jì)解析，希望能給大家?guī)椭?