出品 ?21ic論壇? kk的回憶

網(wǎng)站：bbs.21ic.com

在BUCK降壓電路中，效率這個問題是不可避免要談到的。效率的降低主要是由于損耗的存在，效率＝輸出功率÷輸入功率 [%]，一般芯片效率都在90%以上。在產(chǎn)品應用中用到一塊TI的DC-DC降壓芯片，其中測試到的效率如下：

這其中由于負載電流的不同，尤其是輕載和重載情況下，會產(chǎn)生效率的變化。

從ROMA的官網(wǎng)上，知道同步降壓電路的損耗是由六部分組成的，分別是：Pmos是場效應管導通損耗，Psw是場效應管開關損耗，Pdead_time是死區(qū)時間損耗，PGATE是MOSFET的柵極電荷損耗，PCOIL是輸出電感的DCR、直流電阻帶來的傳導損耗，PIC是開關電源芯片自身消化的功率。

根據(jù)ROMA對其電源芯片的實測可知，場效應管開關損耗在整個損耗中占比是最大的，這個是由于在場效應開啟過程存在電壓和電流的重疊區(qū)，產(chǎn)生較大的功耗。

場效應管如果在米勒平臺停留的實際越長，產(chǎn)生的開關損耗也越大。下圖的MOS管開關過程通過仿真很容易出現(xiàn):

從仿真可以看出，MOS管的Vds和電流Id在 mile平臺處重疊，會產(chǎn)生功率的消耗。 開關頻率越高，這個損耗就會越大的。

對于MOSFET的開關過程，首先考慮器件孤立地，不受任何外部影響。在這些條件下，MOSFET的等效電路可以用下圖所示，該MOS管的柵極是由柵極電阻(Rg)和兩個輸入電容(Cgs和Cgd)組成。利用這個簡單的等效電路，可以得到對階躍電壓信號的輸出電壓響應。電壓VGS是柵極的實際電壓裝置。

利用Matcad寫出Igs和Igd的電流，在上圖的t1階段，沒有達到Vgs(th)電壓的時候，由于Vgs一直增加，所以Vgs/dt增加，Igs電流一直增加。當達到米勒平臺電壓的時候，Vgs保持不變，Vgs/dt=0，所以Igs=0。此時VDS在降低，VDS/dt增加，Igd電流開始增加。因此通過數(shù)學表達式的簡要分析，是符合仿真過程的。

在知道了MOS管的開關過程，開關過程的損耗表達式如下。降低開關頻率可以有效降低損耗。但是這樣就制約了開關電路小型化的目標。提高開關的上升時間也可以降低損耗，但是這樣會造成開關過程的諧波過多，對EMC不利，因此需要綜合考慮。因此，要想降低開關損耗，必須考慮到開關的過渡時間和開關頻率這兩種因素。

現(xiàn)在很多電源芯片，使用軟開關技術，該電路是在全橋逆變電路中加入電容和二極管。二極管在開關管導通時起鉗位作用, 并構成瀉放回路, 瀉放電流。電容在反激電壓作用下, 電容被充電, 電壓不能突然增加, 當電壓比較大的時侯, 電流已經(jīng)為0。

由于MOS管開關損耗受到的制約比較多，所以單獨拿出來討論。場效應管導通損耗比較小，對于同步整流電源芯片，是上下橋的MOS管損耗。是受到MOS管的導通內(nèi)阻內(nèi)阻Rdc決定，現(xiàn)在的MOSFET的內(nèi)阻可以做到幾個毫歐，所以產(chǎn)生損耗很小。計算公式如下：

Pmos=I*I*Rdc*D+ I*I*Rdc*(1-D)

電感線圈的損耗分為直流損耗和交流損耗，直流損耗受電感線圈的直流DCR決定，交流損耗是由電感的磁損和銅損決定，一般交流損耗相對直流損耗比較小，可以忽略。（開關頻率和輸入電壓過高的時候，交流損耗也較大，不能忽略）

Pcoil=I*I*DCR

電源芯片的消耗的電流基本就是損耗，這個參數(shù)可以在datasheet中查詢到：

PIC=Vin*I_IC

死區(qū)時間損耗Pdead_tine這個主要有開關電源芯片內(nèi)部控制器決定，一般datasheet是不提供這個參數(shù)，可以參考ROMA的公式：

PGATE是MOSFET的柵極電荷損耗，如果是外置MOSFET這個參數(shù)會提供。會提供輸入電容，輸出電容，柵源級電荷，柵漏級電荷等等參數(shù)。

但是對于電源芯片的內(nèi)置MOSFET，一般只會提供Rds，關于這些參數(shù)需要去芯片的SPICE模型中查找的或者找供應商提供的。下圖是TI一款芯片的datasheet，是內(nèi)置MOSFET，是沒有電容電荷等參數(shù)。

因此ROMA提供的公式由于沒有具體參數(shù)，一般是估算。

以上是對BUCK電路的損耗計算一些分析，可以提供參考，公式僅僅是輔助，具體的損耗和效率還要通過實際的測試得到。

本文系21ic論壇網(wǎng)友kk的回憶原創(chuàng)

---