動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory，DRAM)是一種半導(dǎo)體存儲(chǔ)器，主要的作用原理是利用電容內(nèi)存儲(chǔ)電荷的多寡來代表一個(gè)二進(jìn)制比特(bit)是1還是0。由于在現(xiàn)實(shí)中晶體管會(huì)有漏電電流的現(xiàn)象，導(dǎo)致電容上所存儲(chǔ)的電荷數(shù)量并不足以正確的判別數(shù)據(jù)，而導(dǎo)致數(shù)據(jù)毀損。因此對(duì)于DRAM來說，周期性地充電是一個(gè)無可避免的要件。由于這種需要定時(shí)刷新的特性，因此被稱為“動(dòng)態(tài)”存儲(chǔ)器。相對(duì)來說，靜態(tài)存儲(chǔ)器(SRAM)只要存入數(shù)據(jù)后，縱使不刷新也不會(huì)丟失記憶。

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory，DRAM)是一種半導(dǎo)體存儲(chǔ)器，主要的作用原理是利用電容內(nèi)存儲(chǔ)電荷的多寡來代表一個(gè)二進(jìn)制比特(bit)是1還是0。由于在現(xiàn)實(shí)中晶體管會(huì)有漏電電流的現(xiàn)象，導(dǎo)致電容上所存儲(chǔ)的電荷數(shù)量并不足以正確的判別數(shù)據(jù)，而導(dǎo)致數(shù)據(jù)毀損。因此對(duì)于DRAM來說，周期性地充電是一個(gè)無可避免的要件。由于這種需要定時(shí)刷新的特性，因此被稱為“動(dòng)態(tài)”存儲(chǔ)器。

相對(duì)來說，靜態(tài)存儲(chǔ)器(SRAM)只要存入數(shù)據(jù)后，縱使不刷新也不會(huì)丟失記憶。與SRAM相比，DRAM的優(yōu)勢(shì)在于結(jié)構(gòu)簡(jiǎn)單——每一個(gè)比特的數(shù)據(jù)都只需一個(gè)電容跟一個(gè)晶體管來處理，相比之下在SRAM上一個(gè)比特通常需要六個(gè)晶體管。正因這緣故，DRAM擁有非常高的密度，單位體積的容量較高因此成本較低。但相反的，DRAM也有訪問速度較慢，耗電量較大的缺點(diǎn)。與大部分的隨機(jī)存取存儲(chǔ)器(RAM)一樣，由于存在DRAM中的數(shù)據(jù)會(huì)在電力切斷以后很快消失，因此它屬于一種易失性存儲(chǔ)器(volatile memory)設(shè)備。

DRAM的電路線寬被業(yè)界認(rèn)定是衡量半導(dǎo)體內(nèi)存公司技術(shù)能力的重要指標(biāo)，原因是DRAM的電路線寬越窄，功率效率就越高。涉及技術(shù)機(jī)密情況下，過去DRAM業(yè)界傳統(tǒng)就是不明確公開產(chǎn)品確切電路線寬。隨著DRAM制程技術(shù)2016年進(jìn)入10納米級(jí)制程，DRAM制造商普遍共識(shí)避免過去參與相關(guān)技術(shù)與市場(chǎng)的惡性競(jìng)爭(zhēng)。進(jìn)入10納米級(jí)制程后，DRAM制造商要將電路線寬縮小1納米，就需2~3年研發(fā)時(shí)間，如此長(zhǎng)時(shí)間與成本投入，也代表通過技術(shù)議題營銷的效果并不大。

基于以上因素，過去5~6年，全球DRAM制造商從未確實(shí)發(fā)布DRAM產(chǎn)品電路線寬數(shù)字。這也是DRAM產(chǎn)業(yè)普遍將2016年推出的10納米級(jí)制程歸類為第一代1x納米制程，將2018年推出的10納米級(jí)制程歸類為第二代1y納米制程，以及在同一年推出的10納米級(jí)制程歸類為第三代1z納米制程，之后于2021年初問世問世的第四代10納米級(jí)制程，稱為1a納米制程的原因。

與CPU等邏輯芯片直接使用準(zhǔn)確的工藝不同，內(nèi)存芯片在20nm之后就變得模糊了，廠商稱之為10nm級(jí)工藝，實(shí)際上會(huì)用1X、1Y、1Znm來替代。

1X、1Y、1Znm到底是什么工藝?三星、SK海力士及美光三大內(nèi)存巨頭之前一直不肯明確，按照業(yè)界的分析，大體來說1Xnm工藝相當(dāng)于16-19nm級(jí)別、1Ynm相當(dāng)于14-16nm，1Znm工藝相當(dāng)于12-14nm級(jí)別。

在1X、1Y、1Znm之后，還會(huì)有1αnm、1βnm、1γnm三種工藝，三星今年下半年量產(chǎn)1αnm工藝的內(nèi)存。

值得一提的是，在最新的公告中，三星也首次明確了1αnm的具體水平，那就是14nm工藝，這還是三家廠商中首個(gè)改變內(nèi)存工藝定義的。

至于三星為什么要打破常規(guī)，很有可能跟1αnm內(nèi)存工藝進(jìn)度落后有關(guān)，今年1月份美光就宣布量產(chǎn)1αnm工藝內(nèi)存芯片了，三星晚了幾個(gè)月，現(xiàn)在透明化具體工藝，也有將美光一軍的意味，因?yàn)槿窃缜熬蛻岩擅拦獾?αnm工藝并不是真正的1αnm，就看美光是否接招了。

此前，三星宣布成功出貨首批100萬個(gè)基于極紫外光刻(EVU)技術(shù)的10nm級(jí)(D1a)DRAM內(nèi)存模塊?；贓UV的DRAM將供給高端PC、移動(dòng)和企業(yè)服務(wù)器、數(shù)據(jù)中心應(yīng)用。

三星預(yù)計(jì)明年開始批量生產(chǎn)基于EUV的DDR5和LPDDR5內(nèi)存芯片。值得一提的是，應(yīng)用EUV技術(shù)的第四代10nm工藝被稱為1a，這是在之前三代10nm級(jí)工藝用完了傳統(tǒng)x、y、z節(jié)點(diǎn)代號(hào)的情況下做出的決定。

根據(jù)三星給出的信息，第三代DDR4 DRAM也就是1z-nm級(jí)，相比此前的1y-nm在生產(chǎn)效率上有了20%的提升，更容易滿足市場(chǎng)對(duì)內(nèi)存芯片的需求。并且工藝的進(jìn)步也會(huì)帶來效能的提升，同樣的存儲(chǔ)體積下，1z-nm能實(shí)現(xiàn)更優(yōu)的耗電和執(zhí)行效率。

三星電子預(yù)計(jì)，采用1z-nm工藝制造的第三代8GB DDR4 DRAM芯片將從2019年下半年開始大規(guī)模生產(chǎn)，有望適用于未來2020年生產(chǎn)的下一代服務(wù)器和高端PC產(chǎn)品。

當(dāng)前的內(nèi)存芯片規(guī)格除了PC上主流的DDR4之外，還有DDR5、LPDDR5和GDDR6等等。三星認(rèn)為在DDR4上成功使用的1z-nm工藝，為拓展到其他規(guī)格上打下了基礎(chǔ)，今后我們有望在更多的內(nèi)存產(chǎn)品上見到1z-nm工藝的應(yīng)用。

2021年DRAM將進(jìn)入1α工藝DRAM技術(shù)節(jié)點(diǎn)，而EUV設(shè)備是未來DRAM技術(shù)發(fā)展的關(guān)鍵，因?yàn)榕c氟化氬(ArF)微影技術(shù)相比，EUV光源波長(zhǎng)從 193nm 直接下降到了 13.5nm，光源的波長(zhǎng)越短，在硅基板上雕出來的線寬就越細(xì)，有利于讓半導(dǎo)體的電路圖案越趨微細(xì)化，不僅能減少復(fù)雜的制造工序，同時(shí)提高半導(dǎo)體生產(chǎn)效率。

三星在2020年就首次導(dǎo)入了EUV設(shè)備量產(chǎn)16Gb LPDDR5，基于1Znm制程技術(shù)，更先進(jìn)的技術(shù)相較于12Gb容量提升了33%，封裝的厚度也薄了30%。同時(shí)，三星也規(guī)劃將在2021年大量生產(chǎn)基于第四代10nm級(jí)(1α)EUV工藝的16Gb DDR5/LPDDR5。

三星電子已經(jīng)明確表示會(huì)在今年下半年實(shí)現(xiàn)量產(chǎn)，成品的8GB DDR4模組也在驗(yàn)證中，目標(biāo)領(lǐng)域是下一代企業(yè)級(jí)服務(wù)器和2020年的高端PC產(chǎn)品。