機器之心報道 編輯：維度、陳萍
2017 年，IBM 聯(lián)合三星和 GlobalFoundries 推出了首個 5nm 制程工藝的芯片。僅僅過去不到四年，IBM 又率先公布 2nm 芯片制造技術(shù)，不僅具有更高的晶體管密度，而且采用了全新的 GAA 工藝設計。與當前 7nm 和 5nm 相比，2nm 在性能和功耗上均顯著提升，將為半導體行業(yè)注入新的活力。
作為計算機芯片的最基礎(chǔ)構(gòu)建塊，晶體管的體積變得越來越小，相應地芯片速度變得更快且更加節(jié)能。
當前，7nm 和 5nm 制程工藝是手機和筆記本電腦中所用芯片的主流選擇。2021 年 3 月，三星公布了全球首款 3nm「SRAM 芯片」，并預計于 2022 年起量產(chǎn)。
在各大芯片廠商「你追我趕」的激勵角逐中，IBM 率先秀出了全球首個 2nm 芯片制造技術(shù)。
5 月 6 日晚間，IBM 公布了其在半導體設計和工藝方面的一項重要突破：全球首款采用 2nm 制程工藝的芯片，有助于將半導體行業(yè)提升到一個新的水平。與當前主流的 7nm 芯片相比，IBM 2nm 芯片的 性能預計提升 45%，能耗降低 75% 。與當前領(lǐng)先的 5nm 芯片相比，2nm 芯片的體積也更小，速度也更快。
具體來說，2nm 芯片的潛在優(yōu)勢包括如下：
-
手機續(xù)航時長翻兩番，用戶充一次電可以使用四天；
-
大幅度減少數(shù)據(jù)中心的能源使用量；
-
顯著提升筆記本電腦的性能，比如更快運行應用程序、完成語言翻譯和互聯(lián)網(wǎng)訪問；
-
有助于自動駕駛汽車實現(xiàn)更快的目標檢測和反應時間。
從更具體的細節(jié)來看，IBM 2nm 芯片每平方毫米容納 3.33 億個晶體管，對比之下，臺積電 5nm 芯片每平方毫米容納 1.713 億個晶體管，三星 5nm 芯片每平方毫米容納 1.27 億個晶體管。
作為曾經(jīng)一家主要的芯片制造商，IBM 現(xiàn)在將其芯片生產(chǎn)外包給了三星，但依然在紐約奧爾巴尼市保留了一家芯片制造研發(fā)中心。該中心主要負責芯片的測試運行，并與三星和英特爾簽署聯(lián)合技術(shù)開發(fā)協(xié)議，以使用 IBM 的芯片制造技術(shù)。此次公布的 2nm 芯片正是在這里設計和制造的。
更高的晶體管密度、全新架構(gòu)設計
與 7 納米處理器相比，IBM 推出的 2nm 芯片在相同功率下性能提升 45%，能效則要高出 75%。IBM 指出，他們是第一個分別在 2015 年、2017 年推出 7nm、5nm 的研究機構(gòu)，后者已從 FinFET 升級為納米片技術(shù)，從而可以更好地定制單個晶體管的電壓特性。
IBM 表示，該技術(shù)可以將 500 億個晶體管安裝到一個指甲大小的芯片上，從而使處理器設計人員擁有更多選擇，比如可以注入核心級創(chuàng)新來提高 AI 和云計算等前沿工作負載的功能，以及探尋硬件強制安全性和加密的新途徑等。
如你們時常從其他報道中所了解的，不同的芯片代工廠（臺積電、三星等）對晶體管密度有不同的定義。值得注意的是，這些關(guān)于密度的數(shù)字通常被列為峰值密度。
關(guān)于新制程中如何制造晶體管的關(guān)鍵技術(shù) Gate-All-Around / nanosheet（環(huán)繞式柵極技術(shù)晶體管），雖然 IBM 還沒有明確說明，但圖片顯示這款新的 2nm 處理器使用了 three-stack GAA 設計。
在目前的新制程競爭中，三星計劃在 3nm 節(jié)點上推出 GAA（三星將自己的技術(shù)稱為 MBCFET）。其計劃在 2020 年底即開始 MBCFET 的風險試產(chǎn)，2021 年規(guī)模量產(chǎn)，同時在 2021 年推出第一代 MBCFET 的優(yōu)化版本。臺積電則仍希望在 3nm 上繼續(xù)使用 FinFET ，等到 2nm 芯片才會推出 GAA。根據(jù)規(guī)劃，臺積電的 2nm 工藝會在 2023 年開始風險試產(chǎn)，2024 年量產(chǎn)。
相比之下，可以預見英特爾將在其 5nm 工藝上引入某種形式的 GAA。預計到 2023 年，這家公司會在 5nm 節(jié)點上放棄 FinFET，轉(zhuǎn)向 GAA 環(huán)繞柵極晶體管。
正如目前大規(guī)模應用的 FinFET 工藝拯救了芯片產(chǎn)業(yè)，在 5nm 以下的時代，GAAFET 或?qū)⒊蔀榘雽w產(chǎn)業(yè)繼續(xù)向前發(fā)展的關(guān)鍵。不過，GAAFET 工藝的制造難度顯然是極高的。
IBM 的 3-stack GAA 設計采用了 75nm 的單元高度，40nm 的單元寬度，單個納米片的高度為 5nm，彼此之間間隔 5nm。柵極間距為 44nm，柵極長度為 12nm。IBM 表示，3-stack GAA 是首個采用底部介電隔離通道的設計，這使得 12nm 柵長成為可能，并且其內(nèi)部的間隔器采用第二代干式工藝設計，有助于納米片的開發(fā)。
在實施過程中，IBM 還廣泛地使用 EUV 技術(shù)，并包括在芯片過程的前端進行 EUV 圖案化，而不僅是在中間和后端，后者目前已被廣泛應用于 7nm 工藝。重要的是，IBM 這個芯片上的所有關(guān)鍵功能都將使用 EUV 光刻技術(shù)進行蝕刻，IBM 也已經(jīng)弄清楚了如何使用單次曝光 EUV 來減少用于蝕刻芯片的光學掩模的數(shù)量。
目前，還沒有提供關(guān)于 2nm 測試芯片的細節(jié)，現(xiàn)階段，它可能是一種簡化的 SRAM 測試工具，邏輯不多。IBM 表示，測試設計使用 multi-Vt 方案來進行高性能和高效率的應用演示。
雖然 2nm 制程工藝的芯片在性能和能耗方面都較當前 7nm 和 5nm 更強，但很大程度上只是概念驗證，離上市還有很長一段時間。在 2015 年 7 月，同樣是 IBM 率先宣布制成了 7nm 芯片，而直到 2019 年下半年，人們才能買到帶有 7nm 芯片的手機。
據(jù)悉，2nm 制程的技術(shù)大概需要幾年的時間才能進入市場。
參考鏈接： https://www.anandtech.com/show/16656/ibm-creates-first-2nm-chip https://www.reuters.com/technology/ibm-unveils-2-nanometer-chip-technology-faster-computing-2021-05-06/ https://www.theverge.com/2021/5/6/22422815/ibm-2nm-chip-processors-semiconductors-power-performance-technology https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors#assets_all
免責聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
