雖然在美國(guó)層層禁令的影響下，臺(tái)積電被迫斷供華為，但臺(tái)積電的整體運(yùn)營(yíng)狀況，并沒(méi)有因?yàn)槭ヒ粋€(gè)大客戶而受到太大影響。據(jù)了解，在臺(tái)積電確定9月15日斷供華為的消息后，蘋果公司立即向臺(tái)積電追加大額訂單，截止目前臺(tái)積電的5nm以及7nm生產(chǎn)線依然處于滿載運(yùn)行狀態(tài)。同時(shí)，臺(tái)積電的營(yíng)收也大幅增長(zhǎng)，而之所以該公司在失去華為這個(gè)大客戶之后的生意依舊紅火，主要得益于其所掌握的技術(shù)優(yōu)勢(shì)。放眼全球?qū)I(yè)晶圓代工領(lǐng)域，臺(tái)積電是目前唯一一家能夠成熟掌握7nm/7nm EUV、量產(chǎn)5nm制程芯片的代工廠。

近日，全球最大的芯片代工廠臺(tái)積電宣布，該公司聯(lián)合臺(tái)大、麻省理工宣布，1nm以下芯片已取得了重大進(jìn)展，相關(guān)研究成果已發(fā)表于《自然》。

據(jù)Hexus等國(guó)外媒體報(bào)道，來(lái)自臺(tái)積電，臺(tái)灣大學(xué)和麻省理工學(xué)院(MIT)的研究科學(xué)家宣布，在電子領(lǐng)域的“超越硅”和2D材料的使用方面取得了突破，論文發(fā)布在《自然》雜志。他們聲稱，這項(xiàng)研究為1nm以下的電子制造工藝提供了一條途徑，有助于突破當(dāng)前半導(dǎo)體技術(shù)和材料的極限。

前一段時(shí)間，IBM宣布制造出全球首款2nm工藝節(jié)點(diǎn)的芯片，讓不少人期待2nm芯片可以早日實(shí)現(xiàn)量產(chǎn)。近日，半導(dǎo)體工藝方面又傳來(lái)了喜訊。臺(tái)積電(TSMC)與臺(tái)大(NTU)和麻省理工(MIT)合作，在研發(fā)1nm芯片方面取得了重大突破。

研究人員發(fā)現(xiàn)，利用半金屬鉍(Bi)作為二維材料的接觸極來(lái)替代原有的硅元素，這樣可以利用鉍元素大幅度降低電阻并大大提高傳輸電流。該發(fā)現(xiàn)首先由MIT團(tuán)隊(duì)提出，然后臺(tái)積電和NTU進(jìn)一步進(jìn)行了完善。在未來(lái)，這可以提高芯片的性能和能源效率，相關(guān)的研究已發(fā)表在國(guó)際期刊《Nature》上。

近日，有媒體報(bào)道稱臺(tái)積電取得了2nm研發(fā)的重大突破，與3nm和5nm制程采用的FinFET架構(gòu)不同，臺(tái)積電的2nm制程采用了全新的多橋通道場(chǎng)效晶體管，又稱為MBCFET架構(gòu)，解決FinFET因制程微縮產(chǎn)生電流控制漏電的物理極限問(wèn)題。

按照臺(tái)積電給出的指標(biāo)顯示，2nm工藝是一個(gè)重要節(jié)點(diǎn)。Metal Track(金屬單元高度)和3nm一樣維持在5x，同時(shí)Gate Pitch(晶體管柵極間距)縮小到30nm，Metal Pitch(金屬間距)縮小到20nm，相比于3nm都小了23%。

臺(tái)積電計(jì)劃在2022年下半年3nm工藝節(jié)點(diǎn)進(jìn)入批量生產(chǎn)階段，目前還在進(jìn)行2nm工藝節(jié)點(diǎn)的研發(fā)，1nm工藝節(jié)點(diǎn)要實(shí)現(xiàn)真正量產(chǎn)估計(jì)還要等上好些年。

近期臺(tái)積電最大的麻煩仍然是生產(chǎn)用水的問(wèn)題，中國(guó)臺(tái)灣地區(qū)持續(xù)的干旱使得當(dāng)?shù)刂鞴懿块T不斷收緊用水政策。據(jù)Wccftech報(bào)道，市場(chǎng)傳言臺(tái)積電為了保障用水，不斷增加預(yù)算，通過(guò)訂購(gòu)更多水罐車運(yùn)水以保障生產(chǎn)。據(jù)研究公司Susquehanna的統(tǒng)計(jì)，目前業(yè)內(nèi)采購(gòu)訂單的交貨時(shí)間在3月份已經(jīng)增加了一周，達(dá)到了16周，這也是多年來(lái)的最高值。更糟糕的是，據(jù)現(xiàn)有數(shù)據(jù)顯示，4月份會(huì)在此基礎(chǔ)上再加上一周。

盡管AMD首席執(zhí)行官蘇姿豐博士接受彭博社采訪的時(shí)候似乎并不擔(dān)心芯片短缺的問(wèn)題，并不認(rèn)同當(dāng)前供需狀況是一場(chǎng)“災(zāi)難”這種說(shuō)法，認(rèn)為只是半導(dǎo)體業(yè)必須經(jīng)歷的“循環(huán)”，同時(shí)表示AMD的產(chǎn)品線有足夠?qū)嵙?yīng)付未來(lái)的挑戰(zhàn)。

不論是5nm還是3nm工藝，甚至未來(lái)的2nm工藝，臺(tái)積電表示EUV光刻機(jī)的重要性越來(lái)越高，但是產(chǎn)能依然是EUV光刻的難題，而且能耗也很高。劉德音提到，臺(tái)積電已經(jīng)EUV光源技術(shù)獲得突破，功率可達(dá)350W，不僅能支持5nm工藝，甚至未來(lái)可以用于1nm工藝。按照臺(tái)積電提出的路線圖，他們認(rèn)為半導(dǎo)體工藝也會(huì)繼續(xù)遵守摩爾定律，2年升級(jí)一代新工藝，而10年則會(huì)有一次大的技術(shù)升級(jí)。

目前，臺(tái)積電和三星電子是世界上僅有的兩家可以批量生產(chǎn)7納米以下半導(dǎo)體的公司，兩家公司目前都在批量生產(chǎn)5納米產(chǎn)品。半導(dǎo)體行業(yè)專家一直在關(guān)注兩家公司中的哪一家將首先開(kāi)始批量生產(chǎn)3nm產(chǎn)品。眾所周知，與5納米制程相比，3納米制程可使芯片尺寸減小35%，但其性能和電池效率分別提高15%和30%。

臺(tái)積電有望在2022年年底開(kāi)始批量生產(chǎn)3納米產(chǎn)品。這家臺(tái)灣半導(dǎo)體巨頭正在投資120億美元，在亞利桑那州鳳凰城建設(shè)一條5納米生產(chǎn)線。最近，該公司制定了一項(xiàng)計(jì)劃，計(jì)劃額外建造五條生產(chǎn)線，其中包括最先進(jìn)的低于3納米的生產(chǎn)線。

臺(tái)積電一直走在先進(jìn)技術(shù)的前沿，目前已經(jīng)成功突破5nm芯片工藝，并且成功量產(chǎn)。但是5nm并不是終點(diǎn)，而是對(duì)高端工藝探索的起點(diǎn)。

在臺(tái)積電的計(jì)劃中，明年就能發(fā)布有關(guān)3nm的產(chǎn)品，并且在2022年嘗試量產(chǎn)3nm，到2023年就能正式大規(guī)模量產(chǎn)。

臺(tái)積電在2020年半導(dǎo)體大會(huì)上，就宣布要沖刺1nm工藝。1nm工藝可能是頂尖中的頂尖，可能以目前的EUV光刻機(jī)都無(wú)法做到。

到時(shí)候整個(gè)產(chǎn)業(yè)鏈都需要有相應(yīng)的提升，最關(guān)鍵的光刻機(jī)設(shè)備能否達(dá)到制造1nm芯片的條件還是未知的。如今5nm才剛剛起步，臺(tái)積電的技術(shù)儲(chǔ)備就已經(jīng)緊張到了2nm，并朝著1nm邁進(jìn)。根據(jù)最新報(bào)道，臺(tái)積電已經(jīng)在2nm工藝上取得一項(xiàng)重大的內(nèi)部突破，雖未披露細(xì)節(jié)，但是據(jù)此樂(lè)觀預(yù)計(jì)，2nm工藝有望在2023年下半年進(jìn)行風(fēng)險(xiǎn)性試產(chǎn)，2024年就能步入量產(chǎn)階段。

2nm工藝上，臺(tái)積電將放棄延續(xù)多年的FinFET(鰭式場(chǎng)效應(yīng)晶體管)，甚至不使用三星規(guī)劃在3nm工藝上使用的GAAFET(環(huán)繞柵極場(chǎng)效應(yīng)晶體管)，也就是納米線(nanowire)，而是將其拓展成為“MBCFET”(多橋通道場(chǎng)效應(yīng)晶體管)，也就是納米片(nanosheet)。

從GAAFET到MBCFET，從納米線到納米片，可以視為從二維到三維的躍進(jìn)，能夠大大改進(jìn)電路控制，降低漏電率。新工藝的成本越發(fā)會(huì)成為天文數(shù)字，三星已經(jīng)在5nm工藝研發(fā)上已經(jīng)投入了大約4.8億美元，3nm GAAFET上會(huì)大大超過(guò)5億美元。