ADC，可以說(shuō)是常用的器件或者電路了。只要大家是電子、自動(dòng)化等相關(guān)行業(yè)，都必定聽(tīng)過(guò)ADC的稱(chēng)呼。即使是游戲玩家，也聽(tīng)過(guò)ADC，只不過(guò)該ADC不是我們即將討論的ADC而已。在本文中，小編將介紹交織型ADC面臨的一些問(wèn)題。如果你對(duì)ADC具有興趣，不妨繼續(xù)往下閱讀哦。

模擬數(shù)字轉(zhuǎn)換器即A/D轉(zhuǎn)換器，或簡(jiǎn)稱(chēng)ADC，通常是指一個(gè)將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)的電子元件。通常的模數(shù)轉(zhuǎn)換器是將一個(gè)輸入電壓信號(hào)轉(zhuǎn)換為一個(gè)輸出的數(shù)字信號(hào)。由于數(shù)字信號(hào)本身不具有實(shí)際意義，僅僅表示一個(gè)相對(duì)大小。故任何一個(gè)模數(shù)轉(zhuǎn)換器都需要一個(gè)參考模擬量作為轉(zhuǎn)換的標(biāo)準(zhǔn)，比較常見(jiàn)的參考標(biāo)準(zhǔn)為最大的可轉(zhuǎn)換信號(hào)大小。而輸出的數(shù)字量則表示輸入信號(hào)相對(duì)于參考信號(hào)的大小。

在交織組合ADC時(shí)存在一些挑戰(zhàn)，還有一些注意事項(xiàng)。由于與交織型ADC相關(guān)的缺陷，輸出頻譜中會(huì)出現(xiàn)雜散。這些缺陷基本上是兩個(gè)正在交織的ADC之間不匹配。輸出頻譜中的雜散導(dǎo)致的基本不匹配有四種。包括失調(diào)不匹配、增益不匹配、時(shí)序不匹配和帶寬不匹配。

其中最容易理解的可能是兩個(gè)ADC之間的失調(diào)不匹配。每個(gè)ADC都會(huì)有一個(gè)相關(guān)的直流失調(diào)值。當(dāng)兩個(gè)ADC交織并在兩個(gè)ADC之間來(lái)回交替采樣時(shí)，每個(gè)連續(xù)采樣的直流失調(diào)會(huì)發(fā)生變化。每個(gè)ADC如何具有自己的直流失調(diào)，以及交織輸出如何有效地在這兩個(gè)直流失調(diào)值之間來(lái)回切換。輸出以fS/2的速率在這些失調(diào)值之間切換，將導(dǎo)致位于fS/2的輸出頻譜中產(chǎn)生雜散。由于不匹配本身沒(méi)有頻率分量，并且僅為直流，因此出現(xiàn)在輸出頻譜中的雜散頻率僅取決于采樣頻率，并將始終出現(xiàn)在fS/2頻率下。雜散的幅度取決于A(yíng)DC之間失調(diào)不匹配的幅度。不匹配值越大，雜散值就越大。為了盡可能減少失調(diào)不匹配導(dǎo)致的雜散，不需要完全消除每個(gè)ADC中的直流失調(diào)。這樣做會(huì)濾除信號(hào)中的所有直流成分，不適合使用零中頻(ZIF)架構(gòu)的系統(tǒng)，該架構(gòu)信號(hào)成分復(fù)雜，DC量實(shí)際是有用信號(hào)。相反，更合適的技術(shù)是讓其中一個(gè)ADC的失調(diào)與另一個(gè)ADC匹配。選擇一個(gè)ADC的失調(diào)作為基準(zhǔn)，另一個(gè)ADC的失調(diào)設(shè)置為盡可能接近的值。失調(diào)值的匹配度越高，在fS/2產(chǎn)生的雜散就越低。

交織時(shí)要注意的第二個(gè)不匹配是ADC之間的增益不匹配。在這種情況下，有一個(gè)不匹配頻率分量。為了觀(guān)察這種不匹配，必須向ADC施加信號(hào)。對(duì)于失調(diào)不匹配，無(wú)需信號(hào)即可查看兩個(gè)ADC的固有直流失調(diào)。對(duì)于增益不匹配，如果不存在信號(hào)，就無(wú)法測(cè)量增益不匹配，因而無(wú)法了解增益不匹配。增益不匹配將會(huì)產(chǎn)生與輸入頻率和采樣速率相關(guān)的輸出頻譜雜散，出現(xiàn)在fS/2 ± fIN處。為了最大程度地降低增益不匹配引起的雜散，采用了與失調(diào)不匹配類(lèi)似的策略。選擇其中一個(gè)ADC的增益作為基準(zhǔn)，另一個(gè)ADC的增益設(shè)置為盡可能接近的值。每個(gè)ADC增益值的匹配度越高，輸出頻譜中產(chǎn)生的雜散就越小。

接下來(lái)，我們必須探討兩個(gè)ADC之間的時(shí)序不匹配。時(shí)序不匹配有兩個(gè)分量：ADC模擬部分的群延遲和時(shí)鐘相位偏差。ADC中的模擬電路具有相關(guān)的群延遲，兩個(gè)ADC的群延遲值可能不同。此外還有時(shí)鐘相位偏差，它也包括兩個(gè)分量：各ADC的孔徑不確定性和一個(gè)與輸入各轉(zhuǎn)換器的時(shí)鐘相位精度相關(guān)的分量。圖6以圖形說(shuō)明ADC時(shí)序不匹配的機(jī)制和影響。與增益不匹配雜散相似，時(shí)序不匹配雜散也與輸入頻率和采樣速率呈函數(shù)關(guān)系，出現(xiàn)在fS/2 ± fIN處。

為了盡可能降低時(shí)序不匹配引起的雜散，需要利用合適的電路設(shè)計(jì)技術(shù)使各轉(zhuǎn)換器模擬部分的群延遲恰當(dāng)匹配。此外，時(shí)鐘路徑設(shè)計(jì)必須盡量一致以使孔徑不確定性差異最小。最后，必須精確控制時(shí)鐘相位關(guān)系，使得兩個(gè)輸入時(shí)鐘盡可能相差180°。與其他不匹配一樣，目標(biāo)是盡量消除引起時(shí)序不匹配的機(jī)制。

最后一個(gè)不匹配可能最難理解和處理：帶寬不匹配。帶寬不匹配具有增益和相位/頻率分量。這使得解決帶寬不匹配問(wèn)題變得更為困難，因?yàn)樗辛硗鈨蓚€(gè)不匹配參數(shù)的分量。然而，在帶寬不匹配中，我們可在不同的頻率下看到不同增益值。此外，帶寬具有時(shí)序分量，使不同頻率下的信號(hào)通過(guò)每個(gè)轉(zhuǎn)換器時(shí)具有不同的延遲。出色的電路設(shè)計(jì)和布局布線(xiàn)實(shí)踐是減少ADC間帶寬失配的最好方法。ADC之間的匹配越好，則產(chǎn)生的雜散就越少。正如增益和時(shí)序不匹配會(huì)導(dǎo)致在輸出頻譜的fS/2 ± fIN處產(chǎn)生雜散一樣，帶寬不匹配也會(huì)在相同頻率處產(chǎn)生雜散。

以上便是此次小編帶來(lái)的“ADC”相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)交織型ADC面臨的問(wèn)題具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!