CMOS,一個簡單的詞匯,卻包含了諸多”神奇”之處。對于CMOS,其實很多朋友都是相對比較熟悉的。為增進大家對CMOS的認識,本文將基于兩點介紹CMOS;1.CMOS晶體管是什么?2.CMOS觸發(fā)器的結構與工作原理。如果你對CMOS具有興趣,不妨繼續(xù)往下閱讀哦.

一、CMOS晶體管

金屬-氧化物-半導體(Metal-Oxide-Semiconductor)結構的晶體管簡稱MOS晶體管，有P型MOS管和N型MOS管之分。由 MOS管構成的集成電路稱為MOS集成電路，而由PMOS管和NMOS管共同構成的互補型MOS集成電路即為 CMOS-IC( Complementary MOS Integrated Circuit)。

目前使用最最廣泛的晶體管是CMOS晶體管，CMOS晶體管特點是什么?首先CMOS晶體管功耗和抗干擾能力優(yōu)于同時期的TTL器件，而且速度和TTL器件相當，所以CMOS取代TTL是大勢所趨，我們看到目前集成電路上的晶體管還有幾乎所有PLD器件都是采用CMOS技術，這一點就說明了CMOS的大行其道。

CMOS數(shù)字集成電路是利用NMOS管和PMOS管巧妙組合成的電路，屬于一種微功耗的數(shù)字集成電路。主要系列有：

1.標準型4000B/4500B系列

該系列是以美國RCA公司的CD4000B系列和CD4500B系列制定的，與美國Motorola公司的MC14000B系列和C14500B系列產(chǎn)品完全兼容。該系列產(chǎn)品的最大特點是工作電源電壓范圍寬(3～18V)、功耗最小、速度較低、品種多、價格低廉，是目前CMOS集成電路的主要應用產(chǎn)品。

2.74HC–系列

54/74HC–系列是高速CMOS標準邏輯電路系列，具有與74LS – 系列同等的工作度和CMOS集成電路固有的低功耗及電源電壓范圍寬等特點。74HCxxx是74LSxxx同序號的翻版，型號最后幾位數(shù)字相同，表示電路的邏輯功能、管腳排列完全兼容，為用74HC替代74LS提供了方便。

3.74AC–系列

該系列又稱“先進的CMOS集成電路”，54/74AC 系列具有與74AS系列等同的工作速度和與CMOS集成電路固有的低功耗及電源電壓范圍寬等特點。

CMOS集成電路的主要特點有：

(1)具有非常低的靜態(tài)功耗。在電源電壓VCC=5V時，中規(guī)模集成電路的靜態(tài)功耗小于100mW。

(2)具有非常高的輸入阻抗。正常工作的CMOS集成電路，其輸入保護二極管處于反偏狀態(tài)，直流輸入阻抗大于100MΩ。

(3)寬的電源電壓范圍。CMOS集成電路標準4000B/4500B系列產(chǎn)品的電源電壓為3～18V。

(4)扇出能力強。在低頻工作時，一個輸出端可驅(qū)動CMOS器件50個以上輸入端。

(5)抗干擾能力強。CMOS集成電路的電壓噪聲容限可達電源電壓值的45%，且高電平和低電平的噪聲容限值基本相等。

(6)邏輯擺幅大。CMOS電路在空載時，輸出高電平VOH≥VCC-0.05V，輸出低電平V0L≤0.05V。

CMOS集成電路的性能特點

微功耗—CMOS電路的單門靜態(tài)功耗在毫微瓦(nw)數(shù)量級。

高噪聲容限—CMOS電路的噪聲容限一般在40%電源電壓以上。 寬工作電壓范圍—CMOS 電路的電源電壓一般為1.5~18伏。 高邏輯擺幅—CMOS 電路輸出高、低電平的幅度達到全電"1"為VDD，邏輯“0”為VSS。

高輸入阻抗--CMOS電路的輸入阻抗大于108Ω一般可達1010Ω。 高扇出能力--CMOS電路的扇出能力大于50。 低輸入電容--CMOS電路的輸入電容一般不大于5PF。

二、CMOS觸發(fā)器的結構與工作原理

CMOS D觸發(fā)器足主-從結構形式的一種邊沿觸發(fā)器,CMOS T型觸發(fā)器、JK觸發(fā)器、計數(shù)單元、移位單元和各種時序電路都由其組成,因此儀以CMOS D觸發(fā)器為例進行說明。

上圖是用CMOS傳輸門和反相器構成的D觸發(fā)器,反相器G1、G2和傳輸門TG1、TG2組成了主觸發(fā)器,反相器G3、G4和傳輸門TG3、TG4組成了從觸發(fā)器。TG1和TG3分別為主觸發(fā)器和從觸發(fā)器的輸入控制門。反相器G5、G6對時鐘輸入信號CP進行反相及緩沖,其輸出CP和CP′作為傳輸門的控制信號。根據(jù)CMOS傳輸門的工作原理和圖中控制信號的極性標注可知,當傳輸門TG1、TG4導通時,TG2、TG3截止;反之,當TG1、TG4截止時,TG2、TG3導通。

當CP′=0,CP′=1時,TG1導通,TG2截止,D端輸入信號送人主觸發(fā)器中,使Q′=D,Q′=D,但這時主觸發(fā)器尚未形成反饋連接,不能自行保持。Q′、Q′跟隨D端的狀態(tài)變化;同時,由于TG3截止,TG4導通,所以從觸發(fā)器形成反饋連接,維持原狀態(tài)不變,而且它與主觸發(fā)器的聯(lián)系被TG3切斷。

當CP′的上升沿到達(即CP′跳變?yōu)?,CP′下降為0)時,TG1截止,TG2導通,切斷了D信號的輸入,由于G1的輸入電容存儲效應,G1輸入端電壓不會立即消失,于是Q′、Q′在TG1截止前的狀態(tài)被保存下來;同時由于TG3導通、TG4截止,主觸發(fā)器的狀態(tài)通過TG3和G3送到了輸出端,使Q=Q′=D(CP上升沿到達時D的狀態(tài)),而Q=Q′=D。

在CP′=1,CP′=0期間,Q=Q′=D,Q=Q′=D的狀態(tài)一直不會改變,直到CP′下降沿到達時(即CP′跳變?yōu)?,CP′跳變?yōu)?),TG2、TG3又截止,TG1、TG4又導通,主觸發(fā)器又開始接收D端新數(shù)據(jù),從觸發(fā)器維持已轉換后的狀態(tài)。

可見,這種觸發(fā)器的動作特點是輸出端的狀態(tài)轉換發(fā)生在CP′的上升沿,而且觸發(fā)器所保持的狀態(tài)僅僅取決于CP′上升沿到達時的輸入狀態(tài)。正因為觸發(fā)器輸出端狀態(tài)的轉換發(fā)生在CP′的上升沿(即CP的上升沿),所以這是一個CP上升沿觸發(fā)的邊沿觸發(fā)器,CP上升沿為有效觸發(fā)沿,或稱CP上升沿為有效沿(下降沿為無效沿)。若將四個傳輸門的控制信號CP′和CP′極性都換成相反的狀態(tài),則CP下降沿為有效沿,而上升沿為無效沿。

以上便是此次小編帶來的”CMOS”相關內(nèi)容，通過本文，希望大家對CMOS晶體管和CMOS觸發(fā)器具備一定的了解。如果你喜歡本文，不妨持續(xù)關注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!