[導(dǎo)讀]Vivado中BRAM IP核是經(jīng)常會(huì)用到的,而一種比較簡便的給RAM賦初值的方式就是通過一個(gè)coe文件進(jìn)行加載,那么如何用matlab來產(chǎn)生這樣一個(gè)可直接使用的coe文件呢?
Vivado中BRAM IP核是經(jīng)常會(huì)用到的,而一種比較簡便的給RAM賦初值的方式就是通過一個(gè)coe文件進(jìn)行加載,那么如何用matlab來產(chǎn)生這樣一個(gè)可直接使用的coe文件呢?
COE文件的通用格式
首先我們來了解下COE文件的通用格式:
COE文件是一種ASCII文本文件,文件頭部定義數(shù)據(jù)基數(shù)(Radix),可以是2,10或16。數(shù)據(jù)則以向量的形式給出,每個(gè)向量以分號結(jié)尾。Vivado會(huì)解析COE文件格式,并在生成IP核時(shí)導(dǎo)出相關(guān)的MIF格式文件,用于行為級仿真。
COE文件的通用語法格式如下:
Keyword =Value ; 注釋=Value ; 注釋=Data_Value1, Data_Value2, Data_Value3;
COE語法不區(qū)分關(guān)鍵詞的大小寫;分號后為注釋。
與定義數(shù)據(jù)值的基數(shù)相關(guān)的關(guān)鍵詞:
Radix:用于非存儲(chǔ)類型IP核的基數(shù)定義;Memory_Initialization_Radix:定義存儲(chǔ)器初始化值的基數(shù)。
與數(shù)據(jù)值相關(guān)的關(guān)鍵詞:
CoefData:定義濾波器的系數(shù);Memory_Initialization_Vector:定義塊存儲(chǔ)器與分布式存儲(chǔ)器的數(shù)據(jù);Pattern:用于位相關(guān)器(Bit Correlator)COE文件;Branch_Length_Vector:用于Interleaver COE文件。
COE文件最后定義的關(guān)鍵詞必須是Coefdata或Memory_Initialization_Vector,之后的關(guān)鍵詞定義都會(huì)被忽略。
Block Memory COE
Memory_Initialization_Radix=10;Memory_Initialization_Vector=Data_Value1, Data_Value2, Data_Value3;
Matlab產(chǎn)生coe文件的代碼:
fid = fopen('Coe_File.coe','w ');
fprintf(fid,'Memory_Initialization_Radix = 10;\r\n');
fprintf(fid,'Memory_Initialization_Vector = \r\n');
fprintf(fid,'%g,\r\n',Data_Value(1:end-1));
fprintf(fid,'%g;\r\n',Data_Value(end));
fclose(fid); (左右滑動(dòng)可查看完整代碼)
生成的MIF文件
COE文件提供了一種設(shè)置內(nèi)存初始化值的高層次方法,但實(shí)際上并不能直接使用。當(dāng)生成IP核時(shí),Vivado會(huì)將COE文件轉(zhuǎn)換為MIF文件。MIF文件保存了原始值,用于存儲(chǔ)類IP核的初始化和仿真模型。
MIF文件中每一行代表一個(gè)存儲(chǔ)位置,如第一行代表地址0,第二行代表地址1……每一行必須是初始化值(高位在前),與之相關(guān)的內(nèi)存地址為二進(jìn)制格式。在HDL仿真時(shí),MIF文件必須仿真仿真目錄下。使用Vivado Simulator仿真時(shí)Vivado會(huì)自動(dòng)完成相關(guān)操作。
最好將COE文件放在與使用此文件的IP核同目錄下(即與XCI文件同目錄),這樣在使用Core Cotainer打包IP核時(shí)也會(huì)將COE文件打包到XCIX文件中。當(dāng)替換COE文件時(shí),必須要?jiǎng)h掉舊的COE文件,否則也會(huì)傳遞到工程的綜合過程中;需要注意,如果只是在磁盤上刪掉了文件,而不是在工程中移除,會(huì)導(dǎo)致報(bào)告一個(gè)error。
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
在實(shí)時(shí)數(shù)據(jù)處理場景中,F(xiàn)PGA憑借其并行計(jì)算能力和硬件可重構(gòu)特性,已成為實(shí)現(xiàn)高性能排序算法的核心載體。以金融高頻交易系統(tǒng)為例,其要求在微秒級延遲內(nèi)完成百萬級數(shù)據(jù)排序,傳統(tǒng)CPU架構(gòu)難以滿足需求,而FPGA通過并行排序算法...
關(guān)鍵字:
FPGA
并行排序算法
BRAM
(文章來源:中關(guān)村在線)
云服務(wù)器是一種簡單高效、安全可靠、處理能力可彈性伸縮的計(jì)算服務(wù)。通常來說,平臺(tái)的每個(gè)集群節(jié)點(diǎn)被部署在互聯(lián)網(wǎng)的骨干數(shù)據(jù)中心,可以獨(dú)立提供計(jì)算、存儲(chǔ)、在線備份、托管
關(guān)鍵字:
云服務(wù)器
CPU
網(wǎng)絡(luò)
BRAM
Xilinx SDK 2017.2 下載及安裝方法(僅限于學(xué)習(xí)交流,商用請購買正版授權(quán))3162412793@qq.com技術(shù)交流QQ群:691976956?第一步:下載 Linux 系統(tǒng)下的下載安裝
關(guān)鍵字:
vivado
Xilinx
10月10日消息,全球最大的電子元件及工業(yè)產(chǎn)品分銷商之一的歐時(shí)集團(tuán)的首個(gè)CoE共享服務(wù)中心成功落戶中國廣東佛山金融高新區(qū)。此次建立的CoE共享服務(wù)中心將大大提升歐時(shí)中國(RS Components)在亞太區(qū)的線上交易處理...
關(guān)鍵字:
編輯視點(diǎn)
歐時(shí)
coe
共享服務(wù)中心
佛山
線上交易
早在2017年1月初,我們宣布Xilinx IP目錄中的所有IP使用xci和xcix格式的文件,這已經(jīng)不是什么新鮮事了,其實(shí)我們之前一直在說這是我們多年來的主要建議,這其中包括很多重要的原因,xci文件是一個(gè)xml格式的...
關(guān)鍵字:
ip
vivado
嵌入式開發(fā)
dcps
隨著xilinx公司進(jìn)入20nm工藝,以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn),與其配套的EDA工具——新一代高端FPGA設(shè)計(jì)軟件VIVADO也備受關(guān)注和飽受爭議。我從2012年開始
關(guān)鍵字:
FPGA
vivado
嵌入式開發(fā)
賽靈思
All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布, 其業(yè)界首款可編程SoC級增強(qiáng)型Vivado™設(shè)計(jì)套件的最新版本...
關(guān)鍵字:
vivado
Xilinx
技術(shù)前沿
支持現(xiàn)在即可利用量產(chǎn)級的芯片性能、完善的工具及IP立即啟動(dòng)開發(fā)賽靈思公司今天宣布,Vivado設(shè)計(jì)套件開始支持包括Zynq UltraScale+和Kintex UltraScale+器件在內(nèi)的16nm Ul
關(guān)鍵字:
vivado
Xilinx
廠商動(dòng)態(tài)
時(shí)鐘擴(kuò)展對使用賽靈思Vivado設(shè)計(jì)套件的工程師來說是一個(gè)很大的挑戰(zhàn),但不是一個(gè)不可逾越的障礙。隨著越來越多的賽靈思用戶開始使用Vivado®設(shè)計(jì)套件,部分用戶對未擴(kuò)展時(shí)鐘表示困惑。那么什么是未擴(kuò)展時(shí)鐘...
關(guān)鍵字:
vivado
時(shí)鐘擴(kuò)展
新版套件包括Vivado實(shí)驗(yàn)室版本、加速仿真流程、交互式CDC分析和先進(jìn)的SDK系統(tǒng)性能分析21ic訊 賽靈思公司(Xilinx, Inc. )今天宣布推出可加速系統(tǒng)驗(yàn)證的Vivado®設(shè)計(jì)套件2015...
關(guān)鍵字:
vivado
Xilinx
2015.1
在數(shù)字信號處理領(lǐng)域,如自適應(yīng)濾波、DPD系數(shù)計(jì)算、MIMO Decoder等,常常需要矩陣解方程運(yùn)算以獲得其系數(shù),因此需對矩陣進(jìn)行求逆運(yùn)算。然而,由于直接對矩陣求逆會(huì)導(dǎo)致龐大的運(yùn)算量,所以在實(shí)際工程中往往需要先將矩
關(guān)鍵字:
hls
vivado
Xilinx
qrd矩陣
通過用于重構(gòu)高級算法描述的簡單流程,就可以利用高層次綜合功能生成更高效的處理流水線。如果您正在努力開發(fā)計(jì)算內(nèi)核,而且采用常規(guī)內(nèi)存訪問模式,并且循環(huán)迭代間的并行性比較容易提取,這時(shí),Vivado設(shè)計(jì)套件高層次
關(guān)鍵字:
vivado
賽靈思
算法重構(gòu)
在項(xiàng)目設(shè)計(jì)初期,基于硬件電源模塊的設(shè)計(jì)考慮,對FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過一個(gè)項(xiàng)目,整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左
關(guān)鍵字:
FPGA
低功耗設(shè)計(jì)
BRAM
BSP
一家股東包括半導(dǎo)體設(shè)備大廠應(yīng)用材料(Applied Materials)的新創(chuàng)存儲(chǔ)器公司Adesto Technologies,正準(zhǔn)備推出首款導(dǎo)電橋接隨機(jī)存取存儲(chǔ)器(conductive-bridging RAM, C...
關(guān)鍵字:
BRAM
存儲(chǔ)器
DES
AD
Lantiq亞太分部與慕尼黑工業(yè)大學(xué)(TUM)亞洲分校攜手推進(jìn)雙方在行業(yè)理學(xué)博士項(xiàng)目(IPP) 下的第一個(gè)項(xiàng)目。IPP是由新加坡經(jīng)濟(jì)發(fā)展局(EDB)與新加坡教育部(MOE)聯(lián)合倡議發(fā)起,并與新加坡本地大學(xué)及位于新加坡的外...
關(guān)鍵字:
LANTIQ
IP
新加坡
BRAM
IPC-國際電子工業(yè)聯(lián)接協(xié)會(huì)®將于2013年10月23日在布魯塞爾召開“歐盟和美國沖突礦物合規(guī)專題會(huì)議”。電子行業(yè)制造商若不想被歐盟沖突礦物法規(guī)打個(gè)措手不及,可在此次會(huì)議上聆聽政府...
關(guān)鍵字:
IPC
AMS
BRAM
CONNECTIVITY
21ic訊 Lantiq亞太分部與慕尼黑工業(yè)大學(xué)(TUM)亞洲分校攜手推進(jìn)雙方在行業(yè)理學(xué)博士項(xiàng)目(IPP) 下的第一個(gè)項(xiàng)目。IPP是由新加坡經(jīng)濟(jì)發(fā)展局(EDB)與新加坡教育部(MOE)聯(lián)合倡議發(fā)起,并與新加坡本地大學(xué)及...
關(guān)鍵字:
LANTIQ
IP
新加坡
BRAM
Lantiq亞太分部與慕尼黑工業(yè)大學(xué)(TUM)亞洲分校攜手推進(jìn)雙方在行業(yè)理學(xué)博士項(xiàng)目(IPP) 下的第一個(gè)項(xiàng)目。IPP是由新加坡經(jīng)濟(jì)發(fā)展局(EDB)與新加坡教育部(MOE)聯(lián)合倡議發(fā)起,并與新加坡本地大學(xué)及位于新加坡的外...
關(guān)鍵字:
LANTIQ
IP
新加坡
BRAM
21ic電子網(wǎng)訊:今天下午兩點(diǎn),小米3代將會(huì)正式跟大家見面,而現(xiàn)在有媒體率先送出了該機(jī)的系統(tǒng)界面圖,其核心配置一覽無余。曝光的界面圖顯示,該機(jī)的型號為MI3,其系統(tǒng)版本號應(yīng)該是Android4.2.1(MIUI也應(yīng)該是最...
關(guān)鍵字:
小米
TEGRA
處理器
BRAM
21ic電子網(wǎng)訊:此前曾有消息稱HTC或?qū)⒎艞塛P系統(tǒng),但已經(jīng)被官方高層證實(shí)為謠傳。并且根據(jù)國外網(wǎng)站neowin最新披露的說法,WP系統(tǒng)版本的HTCOne很快就會(huì)到來,發(fā)布時(shí)間將會(huì)在今年秋季。據(jù)悉,該機(jī)將會(huì)配備4.7英寸...
關(guān)鍵字:
HTC
GB
BRAM
諾基亞