在這篇文章中，小編將對(duì)ADI LTC1666 DAC的相關(guān)內(nèi)容和情況加以介紹以幫助大家增進(jìn)對(duì)它的了解程度，和小編一起來(lái)閱讀以下內(nèi)容吧。

LTC1666是12 / 14 / 16 位、50Msps 差分電流輸出 DAC，它們采用高性能 BiCMOS 工藝實(shí)現(xiàn)，并具有激光修整的薄膜電阻器。一種新穎電流導(dǎo)引架構(gòu)與一種高性能工藝的組合造就了具出色 AC 和 DC 性能的 DAC。LTC1668 是市面上首款在輸出信號(hào)頻率為 1MHz 時(shí)具有 87dB SFDR (無(wú)雜散動(dòng)態(tài)范圍) 的 16 位 DAC。

LTC1666 采用 ±5V 電源工作，可通過(guò)配置以提供高達(dá) 10mA 的全標(biāo)度輸出電流。這些 DAC 的差分電流輸出可實(shí)現(xiàn)單端或真正的差分操作。LTC1666 的 –1V 至 1V 輸出符合性允許輸出直接連接至外部電阻器以產(chǎn)生一個(gè)差分輸出電壓，并不會(huì)損害轉(zhuǎn)換器的線性?；蛘撸部梢园演敵鲞B接至一個(gè)高速運(yùn)算放大器的求和結(jié)點(diǎn)，或連接至一個(gè)變壓器。

LTC1666 是引腳兼容的器件，它們采用 28 引腳 SSOP 封裝，并全面規(guī)定在工業(yè)溫度范圍內(nèi)運(yùn)行。

LTC1666是采用先進(jìn) BiCMOS 工藝制造的高速電流控制 12 位/14 位/16 位 DAC。 精密薄膜電阻器和匹配良好的雙極晶體管可實(shí)現(xiàn)出色的直流線性度和穩(wěn)定性。 低毛刺電流開(kāi)關(guān)設(shè)計(jì)可在高達(dá) 50Msps 的采樣率下提供出色的交流性能。 這些器件配有 2.5V 內(nèi)部帶隙基準(zhǔn)電壓源和邊沿觸發(fā)鎖存器，為在高達(dá)幾兆赫茲的輸出頻率下需要非常高的動(dòng)態(tài)范圍的 DAC 應(yīng)用設(shè)定了新標(biāo)準(zhǔn)。

DAC 包含一系列電流源，這些電流源通過(guò) NMOS 差分電流開(kāi)關(guān)引導(dǎo)至 IOUTA 或 IOUTB。 四個(gè)最高有效位由 15 個(gè)相等權(quán)重的當(dāng)前段組成。 其余的低位是二進(jìn)制加權(quán)的，使用電流縮放和差分電阻衰減器階梯的組合。 所有位和段都精確匹配，無(wú)論是直流線性的電流權(quán)重，還是低毛刺脈沖和低雜散音交流性能的開(kāi)關(guān)時(shí)序。

在設(shè)置滿量程電流 IOUTFS方面，滿量程 DAC 輸出電流 IOUTFS 的標(biāo)稱值為 10mA，并且可以低至 1mA。 在 REFOUT 引腳之間放置一個(gè)電阻器 RSET。

內(nèi)部參考控制環(huán)路放大器通過(guò)伺服內(nèi)部電流源 IINT 來(lái)吸收流入 IREFIN 的準(zhǔn)確電流，從而在 IREFIN 處保持虛擬接地。參考控制環(huán)路需要 COMP1 引腳上的電容器進(jìn)行補(bǔ)償。 為獲得最佳 AC 性能，CCOMP1 應(yīng)連接到 VSS 并放置在非?？拷庋b的位置(小于 0.1")。

在參考操作方面，板載 2.5V 帶隙電壓基準(zhǔn)驅(qū)動(dòng) REFOUT 引腳。 它經(jīng)過(guò)調(diào)整并指定用于驅(qū)動(dòng)從 REFOUT 連接到 IREFIN 的 2k 電阻器，對(duì)應(yīng)于 1.25mA 負(fù)載 (IOUTFS = 10mA)。 REFOUT 的標(biāo)稱輸出阻抗為 6Ω，或每毫安 0.24%，因此必須對(duì)其進(jìn)行緩沖以驅(qū)動(dòng)任何額外的外部負(fù)載。 REFOUT 引腳上需要一個(gè) 0.1μF 的電容進(jìn)行補(bǔ)償。 請(qǐng)注意，即使不使用內(nèi)部基準(zhǔn)，也需要此電容器以確保穩(wěn)定性。

在輸出合規(guī)性方面，指定的輸出順從電壓范圍為 ±1V。直流線性規(guī)范 INL 和 DNL 在 IOUT A 上調(diào)整并保證到 I-V 轉(zhuǎn)換器的虛擬地，但在整個(gè)輸出順從范圍內(nèi)通常非常好。高于 1V 時(shí)，隨著 DAC 電流控制開(kāi)關(guān)阻抗的降低，輸出電流將開(kāi)始增加，從而降低直流和交流線性度。低于 –1V，DAC 開(kāi)關(guān)將開(kāi)始接近從飽和到線性區(qū)域的過(guò)渡。由于非線性電容和增加的毛刺脈沖，這首先會(huì)降低交流性能。由于非線性電容和其他大信號(hào)效應(yīng)，交流失真性能在 IOUT A 和 IOUT B 上的幅度小于 ±0.5VP-P 時(shí)最佳。乍一看，在嘗試優(yōu)化 SFDR 時(shí)降低信號(hào)幅度似乎有悖常理。然而，影響交流性能的誤差源通常表現(xiàn)為附加電流，因此降低負(fù)載阻抗以降低信號(hào)電壓幅度將減少相同數(shù)量的大多數(shù)雜散信號(hào)。

在LADCOM方面，LADCOM 引腳是內(nèi)部 DAC 衰減器梯形圖的公共連接。 它通常連接到模擬地，但更一般地說(shuō)，它應(yīng)該連接到與 IOUT A 和 IOUT B 上的負(fù)載電阻相同的電位。LADCOM 引腳將恒定電流傳送到 VSS，約為 0.32 ? (IOUTFS)，加上任何電流 從 IOUT A 和 IOUT B 流經(jīng) RIOUT A 和 RIOUT B 電阻器。

以上便是小編此次想要和大家共同分享的內(nèi)容，如果你對(duì)本文內(nèi)容感到滿意，不妨持續(xù)關(guān)注我們網(wǎng)站喲。當(dāng)然，如果你想了解關(guān)于這款DAC的更加詳細(xì)的信息，可以參閱ADI官網(wǎng)。最后，十分感謝大家的閱讀，have a nice day!