1. 前言

本文將重點討論與電壓相關的漏電流——漏源漏電流 (I DSS ) 和柵源漏電流(I GSS )。

為什么會出現(xiàn)漏電流？在為我們的應用選擇功率 MOSFET 時，漏電流之所以重要，有兩個基本原因。

首先，在電子系統(tǒng)中，減少電力浪費，尤其是當系統(tǒng)在待機模式下運行時。其次，在電池供電系統(tǒng)中，低泄漏有助于最大限度地延長原電池的電池壽命和二次電池充電之間的運行時間。

2.MOSFET 漏電流介紹

如圖 1 所示，CSD15380F3 的 MOSFET 數(shù)據(jù)表指定了兩個漏電流：I DSS和 I GSS。

圖 1：來自 CSD15380F3 數(shù)據(jù)表的漏電流規(guī)格

最大泄漏是在一個電壓下指定的：I DSS在 BV DSS 的80% (V GS = 0 V) 和 I GSS在絕對最大 V GS (V DS = 0 V)。經(jīng)常有人問我這些參數(shù)如何隨電壓變化，答案不僅取決于施加的電壓，還取決于柵極靜電放電 (ESD) 結(jié)構，如技術文章“您的 MOSFET 提供哪種類型的 ESD 保護包括？” 回顧一下，TI MOSFET 中使用的三種 ESD 保護類型是無（最低泄漏）、單端（最低泄漏）和背對背（最高泄漏）。

I GSS電流

在本節(jié)中，我將展示 具有三種柵極 ESD 保護的 幾種 TI N 和 P 溝道 NexFET功率 MOSFET 的I GSS隨電壓變化的圖表。這些是僅用于設計指導的典型曲線，不能保證性能。TI 僅保證 MOSFET 數(shù)據(jù)表中規(guī)定的泄漏。

圖 2 顯示了沒有柵極 ESD 保護的 30V N 溝道 FET (NFET) 和 –20V P 溝道 FET (PFET)的 I GSS與 V GS 的掃描圖。泄漏相對平坦，直到 V GS接近其正負絕對最大極限。

圖 2：I GSS與沒有 ESD 保護的V GS：30-V NFET (a)；和–20V PFET (b)

圖 3 顯示了具有單端柵極 ESD 保護結(jié)構的 20V N 溝道 FET 和 –20V P 溝道 FET 的I GSS。當柵極 ESD 二極管變?yōu)檎蚱脮r，漏電流呈指數(shù)增加。如果在應用中很可能發(fā)生這種情況，則必須使用外部柵極電阻來限制電流并防止損壞 MOSFET。

 圖 3：具有單端 ESD 保護的I GSS與 V GS：20-V NFET (a)；和 –20V PFET (b)

圖 4 中的曲線顯示了具有背對背柵極 ESD 保護結(jié)構的 60V NFET 和 –8V PFET 的I GSS。由于背對背柵極 ESD 二極管，這些器件在 V GS = 0 V附近顯示出對稱泄漏特性。

I DSS電流

當 FET 關閉時，另一個 MOSFET 漏電流 I DSS是從漏到源的。接下來的幾幅圖顯示了具有三種類型 ESD 保護的 TI NFET 和 PFET 的I DSS與 V DS的關系。這些是僅用于設計指導的典型曲線，不能保證性能。TI 僅保證 MOSFET 數(shù)據(jù)表中規(guī)定的泄漏。

圖 5 繪制了沒有 ESD 保護的 30V NFET 和 –20V PFET 的I DSS。

圖 5：沒有 ESD 保護的I DSS與 V DS：30-V NFET (a)；和 –20V PFET (b)

圖 6 顯示了 20V N 溝道 MOSFET 和 –20V P 溝道 FET 的I DSS，帶有單端柵極 ESD 保護二極管。

圖 6：具有單端 ESD 保護的I DSS與 V DS：20-V NFET (a)；和 –20V PFET (b)

圖 7 中的曲線顯示了具有背對背柵極 ESD 保護結(jié)構的 12V N 溝道 MOSFET 和 –20V P 溝道 MOSFET 的I DSS。

圖 7：具有背對背 ESD 保護的I DSS與 V DS：12-V NFET (a)；和 –20V PFET (b)

結(jié)論

我希望 I GSS電流和 I GSS與 V GS以及 I DSS電流和 I DSS與 V DS的典型曲線將幫助我們了解 MOSFET 漏電流如何隨電壓變化。我們測試了電氣特性數(shù)據(jù)表中條件下的最大漏電流。

本文中的圖表顯示了在 TI FET 中實施的 3 種類型的柵極 ESD 結(jié)構的漏電流與電壓的一般趨勢。