針對(duì)目前高速電路發(fā)展帶來(lái)的信號(hào)完整性問(wèn)題，在分析信號(hào)完整性要求的基礎(chǔ)上，借助HyperLynx仿真軟件，通過(guò)器件IBIS模型，對(duì)基于EP2C8和TMS320F2812組成的系統(tǒng)進(jìn)行信號(hào)完整性分析和仿真。基于反射原理來(lái)介紹減少反射的端接方法，利用大量的板前和板后仿真對(duì)設(shè)計(jì)方案進(jìn)行反復(fù)驗(yàn)證。研究結(jié)果表明，HyperLynx可以解決該系統(tǒng)信號(hào)完整性方面存在的諸多問(wèn)題，仿真結(jié)果給實(shí)際工程提供了借鑒。

隨著高速電路的不斷發(fā)展，時(shí)鐘頻率早已進(jìn)入吉赫茲時(shí)代，電路板尺寸的減小、設(shè)備集成度的提高，使得信號(hào)完整性問(wèn)題變得越來(lái)越重要。當(dāng)時(shí)鐘頻率超過(guò)100 MHz時(shí)，如果不滿足系統(tǒng)的信號(hào)完整性要求，可能導(dǎo)致系統(tǒng)工作不穩(wěn)定，同時(shí)也會(huì)帶來(lái)EMC問(wèn)題。隨著FPGA和DSP處理速度的提高，帶來(lái)的信號(hào)完整性問(wèn)題日益嚴(yán)重，這需要電子工程師重點(diǎn)考慮。

目前，有很大一部分文章從理論上分析信號(hào)完整性，而從實(shí)際應(yīng)用方面分析的文章較少?；诖?，本文主要研究通過(guò)對(duì)EP2C8和TMS320F2 812組成的系統(tǒng)所涉及的仿真問(wèn)題進(jìn)行了分析和研究，通過(guò)對(duì)關(guān)鍵信號(hào)線的仿真來(lái)分析系統(tǒng)的信號(hào)完整性。

1 HyperLynx軟件

HyperLynx是Mentor Graphics公司推出的高速仿真工具，從內(nèi)容上可分為信號(hào)完整性仿真(SI)、電源完整性仿真(PI)和電磁兼容性仿真(EMC);從結(jié)構(gòu)上可分為板前仿真(LineSim)和板后仿真(BoardSim)。為了保證PCB設(shè)計(jì)的成功率，在設(shè)計(jì)前遵守一些良好的設(shè)計(jì)規(guī)則很重要。HyperLynx軟件則提供了一個(gè)驗(yàn)證設(shè)計(jì)方法和檢測(cè)PCB性能的環(huán)境，這將會(huì)提高工作效率。

2 面向系統(tǒng)的信號(hào)完整性仿真分析

2.1 系統(tǒng)構(gòu)成和關(guān)鍵信號(hào)

由于系統(tǒng)信號(hào)線眾多，如果全部對(duì)它們進(jìn)行仿真，將會(huì)花費(fèi)很大的時(shí)間，只需對(duì)茨鍵信號(hào)仿真。根據(jù)器件上升沿、工作頻率、走線長(zhǎng)度、時(shí)鐘信號(hào)等作為劃分關(guān)鍵信號(hào)的條件。明確了高速信號(hào)有TMS320F2812和EP2C8的通信端口、時(shí)鐘網(wǎng)絡(luò)、EP2C8數(shù)據(jù)接收端等。這些高速信號(hào)易受干擾同時(shí)又容易干擾其他網(wǎng)絡(luò)，需要著重考慮這些信號(hào)線的設(shè)計(jì)。通過(guò)HyperLynx的仿真可以優(yōu)化這些走線，找到合適的設(shè)計(jì)方法。

2.2 系統(tǒng)板層設(shè)計(jì)

在對(duì)系統(tǒng)仿真前，需要確定PCB疊層數(shù)、走線特性阻抗等，這是系統(tǒng)進(jìn)行信號(hào)完整性仿真的基礎(chǔ)。

3 LineSim仿真

LineSim可以在布局布線前對(duì)所設(shè)計(jì)的方案進(jìn)行仿真，將仿真的結(jié)果作為實(shí)際布線的約束條件，在初期預(yù)測(cè)和消除信號(hào)完整性問(wèn)題。

3.1 高速信號(hào)線端接仿真

信號(hào)反射的原因是信號(hào)沿導(dǎo)線傳播所受到的瞬態(tài)阻抗發(fā)生變化時(shí)，則一部分信號(hào)將被反射，另一部分發(fā)生失真并繼續(xù)傳播下去，這將導(dǎo)致波形的邊沿處發(fā)生振鈴現(xiàn)象。一般要求過(guò)沖幅值限定在150 mV左右，否則會(huì)造成EMC問(wèn)題。典型的端接方式包括：源端串聯(lián)端接;遠(yuǎn)端并聯(lián)端接;遠(yuǎn)端戴維南端接;遠(yuǎn)端RC端接。其中源端串聯(lián)端接使用器件少并且效果好，因此該系統(tǒng)采用源端串聯(lián)端接方案。

由于EP2C8采用20 MHz獨(dú)立的有源時(shí)鐘，因此在仿真時(shí)只需考慮EP2C8的CLK。若將有源晶振的輸出直接和EP2C8相連，則LineSim仿真的結(jié)果如圖3(a)所示，信號(hào)邊沿處有振鈴現(xiàn)象，電壓過(guò)沖幅值3.629 V，下沖值為-450.2 mV，超過(guò)了過(guò)沖幅值范圍。當(dāng)采用一個(gè)阻值為50 Ω源端串聯(lián)電阻時(shí)，SI仿真的結(jié)果如圖3(b)所示，接收端接收到的時(shí)鐘信號(hào)在跳變處無(wú)振鈴現(xiàn)象，抑制信號(hào)反射的效果很好。