概述UVM中的phase機制
[導讀]“phase”是UVM主要的特性之一，其目的是為了統一testbench執(zhí)行流程。UVM中的phase主要分為3類，即按順序執(zhí)行buildphase、run-timephase和cleanupphase。1.Buildphases-構建和配置testbench；2.Run-tim...
“phase”是UVM主要的特性之一，其目的是為了統一testbench執(zhí)行流程。UVM中的phase主要分為3類，即按順序執(zhí)行build phase、run-time phase和clean up phase。
1.Build phases-構建和配置testbench；2.Run-time phases-在testbench上運行test case(會消耗仿真時間)；3.Clean up phases-在該階段報告test case的結果。
上述解釋只是推薦的用法，我們可以在不同的phase做我們期望的任何事情，只要我們清楚它們的執(zhí)行順序即可，例如我們可以在Clean up phases執(zhí)行一些testcase結束后的DUT狀態(tài)檢查。
uvm_component基類包含不同pahse的虛擬方法，這些方法由testbench創(chuàng)建者自行填充。在這里就體現了使用UVM的好處了，即各個驗證組件獨立開發(fā)并基于相同的共識相互配合。要啟動UVM testbench，必須在頂層initial語句塊調用run_test()方法。調用run_test()會構造UVM?testbench根組件，然后啟動UVM?phase。run_test()方法可以傳遞一個字符串參數用作testbench層次結構的根節(jié)點。為了將testcase組件“my_test”指定為UVM?testbench根組件，Questa命令行將是：
?Clean Up Phasesclean up phases 用于從scoreboards 和functional coverage monitors中提取信息，以確定testcase是否達到其覆蓋目標。clean up phases是functions ，所以也不會消耗仿真時間。同理，extract phase、?check phase、?report phase和?final phase都可以在同一個function phase中完成。
嗨，有時候劃分的粒度太細也不好，作為一個UVM用戶，我們需要理解自己的本質需求，然后對標準的UVM testbench進行裁剪。
1.Build phases-構建和配置testbench；2.Run-time phases-在testbench上運行test case(會消耗仿真時間)；3.Clean up phases-在該階段報告test case的結果。
上述解釋只是推薦的用法，我們可以在不同的phase做我們期望的任何事情，只要我們清楚它們的執(zhí)行順序即可，例如我們可以在Clean up phases執(zhí)行一些testcase結束后的DUT狀態(tài)檢查。
uvm_component基類包含不同pahse的虛擬方法，這些方法由testbench創(chuàng)建者自行填充。在這里就體現了使用UVM的好處了，即各個驗證組件獨立開發(fā)并基于相同的共識相互配合。要啟動UVM testbench，必須在頂層initial語句塊調用run_test()方法。調用run_test()會構造UVM?testbench根組件，然后啟動UVM?phase。run_test()方法可以傳遞一個字符串參數用作testbench層次結構的根節(jié)點。為了將testcase組件“my_test”指定為UVM?testbench根組件，Questa命令行將是：
vsim tb_top UVM_TESTNAME=my_test下面將概述每個UVM?phase的用途：Build Phasesbuild phases在UVM?testbench仿真開始時執(zhí)行，其總體目的是構建、配置和連接測試臺組件層次結構。所有的build phases方法都是functions ，在0仿真時間執(zhí)行完成。一旦構建了UVM?testbench 根節(jié)點組件，build phase就開始執(zhí)行。它從上到下地構建testbench 組件層次結構。?Connect?Phasesconnect phase用于在組件之間建立TLM連接，或向testbench 資源池分配對象句柄（例如virtual interface）。connect phase在build phases方法之后自底向上地執(zhí)行。?end_of_elaboration ?Phasesend_of_elaboration phase 用于在仿真開始之前對testbench 的結構、配置或連接進行最終調整或者檢查。?Run Time Phases在start_of_simulation phase之后，UVM并行執(zhí)行run phase和pre_reset phase到post_shutdown phase。run phase存在于OVM中，并被保存下來，以便OVM組件能夠很容易地遷移到UVM中。其他的Run Time Phases被添加到UVM中以提供更細粒度的運行控制。?start_of_simulation Phasesstart_of_simulation phase 是在testbench 的耗時部分開始之前發(fā)生的一個function 。它旨在用于自下而上地顯示信息（例如testbench拓撲結構、組件配置信息等?）。?run Phasesrun phase發(fā)生在start_of_simulation階段之后，用于激勵的產生和testbench的監(jiān)測和檢查。run phase作為一個task實現，所有uvm_component的run phase都并行執(zhí)行。drivers 和monitors 總是會使用這一phase。pre_reset phasereset phasepost_reset phasepre_configure configurepost_configurepre_mainmainpost_mainpre_shutdownshutdownpost_shutdown中的任何動作都可以在run phase或者其他任何一個消耗仿真時間的run time phases中執(zhí)行?Clean Up Phasesclean up phases 用于從scoreboards 和functional coverage monitors中提取信息，以確定testcase是否達到其覆蓋目標。clean up phases是functions ，所以也不會消耗仿真時間。同理，extract phase、?check phase、?report phase和?final phase都可以在同一個function phase中完成。
嗨，有時候劃分的粒度太細也不好，作為一個UVM用戶，我們需要理解自己的本質需求，然后對標準的UVM testbench進行裁剪。
下載文檔
