[導讀]▼點擊下方名片,關注公眾號▼歡迎關注【玩轉單片機與嵌入式】公眾號,回復關鍵字獲取更多免費資料?;貜汀炯尤骸浚迺r免費進入知識共享群;回復【3D封裝庫】,常用元器件的3D封裝庫;回復【電容】,獲取電容、元器件選型相關的內(nèi)容;回復【阻抗匹配】,獲取電磁兼容性、阻抗匹配相關的資料回復【...
歡迎關注【玩轉單片機與嵌入式】公眾號,回復關鍵字獲取更多免費資料。
回復【加群】,限時免費進入知識共享群;
回復【3D封裝庫】,常用元器件的3D封裝庫;
回復【電容】,獲取電容、元器件選型相關的內(nèi)容;
回復【阻抗匹配】,獲取電磁兼容性、阻抗匹配相關的資料
回復【資料】,獲取全部電子設計、單片機開發(fā)相關的資料
回復【終端電阻】,獲取CAN終端電阻相關的資料
回復【單片機】,獲取單片機全套視頻教程和參考設計
回復【STM32】,獲取STM32相關設計和視頻教程
回復【PCB】,獲取PCB設計相關的資料
回復【硬件知識】、【硬件設計】,獲取硬件開發(fā)工程必備手冊
回復【經(jīng)典電路】,獲取5000個經(jīng)典電路
回復【論文】,獲取畢業(yè)設計、電子競賽、學術專業(yè)等相關論文資料
…………
歡迎關注【玩轉單片機與嵌入式】公眾號,本公眾號會以連載的形式對電容進行深入講解,歡迎持續(xù)關注。
上拉和下拉電阻的作用概括如下:
1
提高電壓準位
當TTL電路驅(qū)動CMOS電路時,如果TTL電路輸出的高電平低于CMOS電路的最低高電平,這時就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值;OC門電路必須加上拉電阻,以提高輸出的高電平值。
2
加大輸出引腳的驅(qū)動能力
有的單片機引腳上也常使用上拉電阻。
3
N/A引腳(沒有連接的引腳)防靜電、防干擾
在CMOS芯片上,為了防止靜電造成損壞,不用的引腳不能懸空,一般接上拉電阻降低輸入阻抗,提供泄荷通路。同時引腳懸空就比較容易接收外界的電磁干擾。
4
電阻匹配
抑制反射波干擾,長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻使電阻匹配,能有效的抑制反射波干擾。
5
預設空間狀態(tài)/默認電位
在一些CMOS輸入端接上拉或下拉電阻是為了預設默認電位。當不用這些引腳時,這些輸入端下拉接低電平或上拉接高電平。在I2C等總線上空閑時的狀態(tài)是由上下拉電阻獲得的。
6
提高芯片輸入信號的噪聲容限
輸入端如果是高阻狀態(tài),或高阻抗輸入端處于懸空狀態(tài),此時需要加上拉或下拉電阻,以免受到隨機電平的影響,進而影響電路工作。同樣,如果輸出端處于被動狀態(tài),需要加上拉或下拉電阻,如輸出端僅僅是一個三極管的集電極,從而提高芯片輸入信號的噪聲容限,增強抗干擾能力。
在BJT晶體三極管的基極端,上拉電阻和下拉電阻也起著至關重要的作用。在三極管的電路應用中,串接在基極上的電阻起限制基級電流的作用,如下圖中的R2所示,
如下圖中的R5所示,上拉電阻使三極管基極的輸入電平在默認情況下是高電平輸入,當CPU有低電平信號輸出時,外圍電路響應,下拉電阻使晶體管的基極輸入在默認情況下拉到低電平,如下圖中的R6所示。
End
本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。