免费观看aV系列,手机无码在线日爱免费视频

當(dāng)前位置：首頁 > 公眾號精選 > 芯片驗證工程師

[導(dǎo)讀]兩個系統(tǒng)（SystemA和SystemB），使用兩個不同的時鐘clkA(100MHz)和clkB(70MHz)。這兩個時鐘彼此之間都是異步的。數(shù)據(jù)必須從SystemA傳遞到SystemB。SystemA能夠在100個時鐘周期內(nèi)寫入70個word的數(shù)據(jù)，而SystemB在每個時鐘周...

兩個系統(tǒng)（SystemA和SystemB），使用兩個不同的時鐘clkA(100MHz)和clkB(70MHz)。這兩個時鐘彼此之間都是異步的。數(shù)據(jù)必須從SystemA傳遞到SystemB。

SystemA能夠在100個時鐘周期內(nèi)寫入70個word的數(shù)據(jù)，而SystemB在每個時鐘周期都能夠讀取一個word的數(shù)據(jù)。請為上述規(guī)格設(shè)計一個具有最小深度的FIFO。

為了避免溢出(即由于FIFO寫快讀滿導(dǎo)致寫入的數(shù)據(jù)被覆蓋)，我們需要計算在最壞情況下FIFO所需的深度。

對于SystemA 100個時鐘可以寫入70個word數(shù)據(jù)，這意味最快可以在70個時鐘周期內(nèi)完成數(shù)據(jù)傳輸，另外30個時鐘周期處于空閑狀態(tài)。而最壞情況下從第101個時鐘周期開始又連續(xù)傳輸70個word數(shù)據(jù)。

<---30---><---70---><---70---><---30---><--first burst-----><---second burst--->根據(jù)最壞的情況，在兩次共140個數(shù)據(jù)寫入期間可以讀出數(shù)據(jù)為：

140*（1/100MHz）*70MHz *1 = 98word所以在140次寫數(shù)據(jù)期間最多只能讀98次。剩下的數(shù)據(jù)呢？它不應(yīng)該丟失。我們需要把它們保存在FIFO中，所以FIFO的最小深度應(yīng)該是

140-98 = 42

本站聲明：本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。

換一批

基于FPGA的生命探測儀算法研究與系統(tǒng)設(shè)計

摘要：給出了一種基于FPGA的生命探測信號處理系統(tǒng)的設(shè)計方法。從理論上研究了生命探測儀的算法及其軟硬件系統(tǒng)。其中在FPGA軟件設(shè)計中利用模塊化的思想方法分別設(shè)計了FIR濾波器、異步FIFO、UART、電池監(jiān)控、功能控制等...

關(guān)鍵字：生命探測儀 FPGA FIR濾波器 FIFO UART

[通信技術(shù)]

基于UR8的586-Engine異步串行通信擴展設(shè)計

摘要：TERN公司開發(fā)的586-Engine微控制模塊具有精度高可靠性高的特點，適用于工業(yè)程序控制和高精度數(shù)學(xué)計算。為了實現(xiàn)高實時性、高傳輸波特率的要求，本文提出了一種基于UR8的異步串行通信擴展方案，并完成系統(tǒng)的軟硬

關(guān)鍵字： ENGINE 異步串行通信 COM FIFO

[嵌入式硬件]

基于DSP的USB接口設(shè)計與實現(xiàn)

1 引言近年來,隨著數(shù)字信號技術(shù)的發(fā)展,需要處理的數(shù)據(jù)量越來越大,處理的速度也越來越快,因此具有高速性能DSP 芯片的應(yīng)用得到了廣泛重視。而通過DSP 處理的數(shù)據(jù)往往要傳輸給

關(guān)鍵字：接口設(shè)計 DSP USB接口 FIFO

[汽車電子]

超高速 USB至FIFO橋接芯片的開發(fā)版

21ic訊 FTDI 以其極高的性價比和廣泛利用易于實現(xiàn)的特色，推出支持下一代USB接口技術(shù)的新一系列評估/開發(fā)模塊。其最新量產(chǎn)的 UMFT60XX 產(chǎn)品使用 FT600/1Q USB3.0 超高速集

關(guān)鍵字： USB 橋接芯片 FIFO 超高速

[單片機]

用基于CAM的DDR控制器架構(gòu)實現(xiàn)DDR DRAM效率最大化

多年來，對芯片外部DDR SDRAM的訪問已經(jīng)成為SoC設(shè)計的一個不可分割的部分。當(dāng)考慮DDR IP時，SoC設(shè)計師面臨的一個選擇是自己做IP還是從第三方IP供應(yīng)商那里獲得授權(quán)。正如大多數(shù)IP一樣，選擇DDR接口IP的...

關(guān)鍵字： DRAM DDR控制器 FIFO 帶寬

[電子設(shè)計自動化]

基于FPGA高速大容量數(shù)據(jù)采集與存儲系統(tǒng)

大容量數(shù)據(jù)采集與存儲系統(tǒng)在工業(yè)自動化生產(chǎn)、國防和軍事監(jiān)控及環(huán)境監(jiān)測等方面被廣泛應(yīng)用。為了能夠完整、準(zhǔn)確地捕獲到各種信號或者故障發(fā)生時的特征信號，需要對其進(jìn)行狀態(tài)監(jiān)測，并且要求監(jiān)測系統(tǒng)具備長時間連續(xù)采集

關(guān)鍵字： FPGA 數(shù)據(jù)采集存儲系統(tǒng) FIFO

[電子設(shè)計自動化]

一種基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發(fā)射信號，進(jìn)而通過對

關(guān)鍵字： CPLD 系統(tǒng)設(shè)計信號傳輸系統(tǒng) FIFO

[嵌入式硬件]